Z8FMC16100 Series Flash MCU
Product Specification
289
Table 165. eZ8 CPU Instruction Summary (Continued)
Address
Mode
Op
Flags
Assembly
Mnemonic
Code(s)
(Hex)
Fetch
Instr.
Symbolic Operation dst src
C
Z
S
V
D H Cycles Cycles
CPCX dst, src
CPX dst, src
DA dst
dst – src – C
ER ER
ER IM
ER ER
ER IM
R
1F A8
1F A9
A8
*
*
*
*
— —
— —
5
5
4
4
2
2
2
2
2
2
1
2
3
3
3
3
2
3
2
3
5
6
2
3
dst – src
*
*
*
*
*
*
*
*
*
*
A9
dst ← DA(dst)
dst ← dst – 1
dst ← dst – 1
IRQE ← 0
40
*
X — —
IR
41
DEC dst
R
30
—
—
*
*
v —
IR
31
DECW dst
RR
80
— —
IRR
81
DI
8F
— — — — — —
— — — — — —
DJNZ dst, RA
dst ← dst – 1
if dst ≠ 0
PC ← PC + X
r
0A–FA
EI
IRQE ← 1
9F
7F
— — — — — —
— — — — — —
1
1
2
2
1
2
2
1
2
2
2
3
2
5
6
5
HALT
INC dst
HALT Mode
dst ← dst + 1
R
IR
20
—
*
*
*
— —
21
r
0E–FE
A0
INCW dst
IRET
dst ← dst + 1
RR
IRR
—
*
*
*
*
*
*
*
— —
A1
FLAGS ← @SP
SP ← SP + 1
PC ← @SP
SP ← SP + 2
IRQE ← 1
BF
*
*
Note: Flags Notation:
* = Value is a function of the result of the operation.
– = unaffected.
X = undefined.
0 = reset to 0.
1 = set to 1.
PS024604-1005
P R E L I M I N A R Y
eZ8 CPU Instruction Set
ZILOG [ ZILOG, INC. ]
