Z8 Encore!® Motor Control Flash MCUs
Product Specification
292
Table 165. eZ8 CPU Instruction Summary (Continued)
Address
Mode
Op
Flags
Assembly
Mnemonic
Code(s)
(Hex)
Fetch
Instr.
Symbolic Operation dst src
C
Z
S
V
D H Cycles Cycles
OR dst, src
dst ← dst OR src
r
r
42
43
44
45
46
47
48
49
50
51
D8
—
*
*
0 — —
2
2
3
3
3
3
4
4
2
2
3
3
4
3
4
3
4
3
3
2
3
2
r
Ir
R
R
R
R
IR
IM
IR IM
ER ER
ER IM
R
ORX dst, src
POP dst
dst ← dst OR src
—
*
*
0 — —
dst ← @SP
SP ← SP + 1
— — — — — —
IR
POPX dst
PUSH src
dst ← @SP
SP ← SP + 1
ER
— — — — — —
— — — — — —
SP ← SP – 1
@SP ← src
R
IR
70
71
2
2
3
3
2
3
2
2
IM
ER
1F 70
C8
PUSHX src
SP ← SP – 1
@SP ← src
— — — — — —
RCF
RET
C ← 0
CF
AF
0 — — — — —
— — — — — —
1
1
2
4
PC ← @SP
SP ← SP + 2
RL dst
R
IR
R
90
91
10
11
*
*
*
*
*
*
*
*
— —
— —
2
2
2
2
2
3
2
3
C
D7 D6 D5 D4 D3 D2 D1 D0
dst
RLC dst
C
D7 D6 D5 D4 D3 D2 D1 D0
dst
IR
Note: Flags Notation:
* = Value is a function of the result of the operation.
– = unaffected.
X = undefined.
0 = reset to 0.
1 = set to 1.
PS024604-1005
P R E L I M I N A R Y
eZ8 CPU Instruction Set
ZILOG [ ZILOG, INC. ]
