Z8FMC16100 Series Flash MCU
Product Specification
287
Table 165. eZ8 CPU Instruction Summary (Continued)
Address
Mode
Op
Flags
Assembly
Mnemonic
Code(s)
(Hex)
Fetch
Instr.
Symbolic Operation dst src
C
Z
S
V
D
H
Cycles Cycles
ADD dst, src
dst ← dst + src
r
r
02
03
04
05
06
07
08
09
52
53
54
55
56
57
58
59
2F
E2
E2
00
E2
D5
F6
F7
*
*
*
*
0
*
2
2
3
3
3
3
4
4
2
2
3
3
3
3
4
4
1
2
2
1
2
2
3
3
3
4
3
4
3
4
3
3
3
4
3
4
3
4
3
3
1
2
2
1
2
2
3
4
r
Ir
R
R
R
R
IR
IM
IR IM
ER ER
ER IM
ADDX dst, src
AND dst, src
dst ← dst + src
dst ← dst + src
*
*
*
*
*
*
0
*
r
r
—
0 — —
r
Ir
R
R
R
R
IR
IM
IR IM
ER ER
ER IM
ANDX dst, src
dst ← dst AND src
—
*
*
0 — —
ATM
Atomic execution
dst[bit] ← 0
— — — — — —
BCLR bit, dst
BIT p, bit, dst
BRK
r
r
—
—
*
*
*
*
0 — —
0 — —
dst[bit] ← p
Debugger Break
dst[bit] ← 1
— — — — — —
BSET bit, dst
BSWAP dst
r
R
r
—
X
*
*
*
*
0 — —
dst[7:0] ← dst[0:7]
0
-
-
BTJ p, bit, src, if src[bit] = p
— — — — — —
dst
PC ← PC + X
Ir
Note: Flags Notation:
* = Value is a function of the result of the operation.
– = unaffected.
X = undefined.
0 = reset to 0.
1 = set to 1.
PS024604-1005
P R E L I M I N A R Y
eZ8 CPU Instruction Set