Z8FMC16100 Series Flash MCU
Product Specification
293
Table 165. eZ8 CPU Instruction Summary (Continued)
Address
Mode
Op
Flags
Assembly
Mnemonic
Code(s)
(Hex)
Fetch
Instr.
Symbolic Operation dst src
C
Z
S
V
D H Cycles Cycles
RR dst
R
E0
E1
*
*
*
*
— —
— —
2
2
2
2
2
2
3
3
3
3
4
4
1
2
2
3
3
2
1
2
3
2
3
3
4
3
4
3
4
3
3
2
2
3
2
3
2
2
D7 D6 D5 D4 D3 D2 D1 D0
dst
C
IR
R
IR
r
RRC dst
SBC dst, src
C0
C1
32
*
*
*
*
*
*
*
*
D7 D6 D5 D4 D3 D2 D1 D0
dst
C
dst ← dst – src – C
r
1
*
r
Ir
33
R
R
R
R
34
IR
IM
35
36
IR IM
ER ER
ER IM
37
SBCX dst, src
dst ← dst – src – C
C ← 1
38
*
*
*
*
1
*
39
SCF
DF
D0
D1
1F C0
1F C1
01
1 — — — — —
SRA dst
R
IR
R
*
*
*
0 — —
D7 D6 D5 D4 D3 D2 D1 D0
dst
C
C
SRL dst
*
*
0
*
— —
0
D7 D6 D5 D4 D3 D2 D1 D0
dst
IR
IM
SRP src
STOP
RP ← src
STOP mode
— — — — — —
— — — — — —
6F
Note: Flags Notation:
* = Value is a function of the result of the operation.
– = unaffected.
X = undefined.
0 = reset to 0.
1 = set to 1.
PS024604-1005
P R E L I M I N A R Y
eZ8 CPU Instruction Set
ZILOG [ ZILOG, INC. ]
