欢迎访问ic37.com |
会员登录 免费注册
发布采购

XC7A50T-2CSG325C 参数 Datasheet PDF下载

XC7A50T-2CSG325C图片预览
型号: XC7A50T-2CSG325C
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 4075 CLBs, 1286MHz, 52160-Cell, CMOS, PBGA325, BGA-325]
分类和应用: 时钟可编程逻辑
文件页数/大小: 64 页 / 1094 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XC7A50T-2CSG325C的Datasheet PDF文件第30页浏览型号XC7A50T-2CSG325C的Datasheet PDF文件第31页浏览型号XC7A50T-2CSG325C的Datasheet PDF文件第32页浏览型号XC7A50T-2CSG325C的Datasheet PDF文件第33页浏览型号XC7A50T-2CSG325C的Datasheet PDF文件第35页浏览型号XC7A50T-2CSG325C的Datasheet PDF文件第36页浏览型号XC7A50T-2CSG325C的Datasheet PDF文件第37页浏览型号XC7A50T-2CSG325C的Datasheet PDF文件第38页  
Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics  
Table 31: DSP48E1 Switching Characteristics (Cont’d)  
Speed Grade  
1.0V  
Symbol  
Description  
0.95V 0.9V Units  
-3  
-2/-2LE  
-1  
-1Q/-1M -1LI  
-2LE  
Setup and Hold Times of the RST Pins  
TDSPDCK_{RSTA; RSTB}_{AREG; BREG}  
/
{RSTA, RSTB} input to {A, B}  
register CLK  
0.41/  
0.11  
0.46/  
0.13  
0.55/  
0.15  
0.55/  
0.24  
0.55/  
0.15  
0.63/  
0.40  
ns  
ns  
ns  
ns  
ns  
TDSPCKD_{RSTA; RSTB}_{AREG; BREG}  
TDSPDCK_RSTC_CREG  
/
/
RSTC input to C register CLK  
RSTD input to D register CLK  
RSTM input to M register CLK  
RSTP input to P register CLK  
0.07/  
0.10  
0.08/  
0.11  
0.09/  
0.12  
0.09/  
0.25  
0.09/  
0.12  
0.13/  
0.11  
TDSPCKD_RSTC_CREG  
TDSPDCK_RSTD_DREG  
TDSPCKD_RSTD_DREG  
0.44/  
0.07  
0.50/  
0.08  
0.59/  
0.09  
0.59/  
0.09  
0.59/  
0.09  
0.67/  
0.08  
TDSPDCK_RSTM_MREG  
/
0.21/  
0.22  
0.23/  
0.24  
0.27/  
0.28  
0.27/  
0.28  
0.27/  
0.28  
0.28/  
0.35  
TDSPCKD_RSTM_MREG  
TDSPDCK_RSTP_PREG  
/
0.27/  
0.01  
0.30/  
0.01  
0.35/  
0.01  
0.35/  
0.03  
0.35/  
0.01  
0.43/  
0.00  
TDSPCKD_RSTP_PREG  
Combinatorial Delays from Input Pins to Output Pins  
TDSPDO_A_CARRYOUT_MULT  
TDSPDO_D_P_MULT  
TDSPDO_B_P  
A input to CARRYOUT output  
using multiplier  
3.79  
3.72  
1.53  
1.33  
4.35  
4.26  
1.75  
1.53  
5.18  
5.07  
2.08  
1.82  
5.18  
5.07  
2.08  
1.82  
5.18  
5.07  
2.08  
1.82  
6.61  
6.41  
2.48  
2.22  
ns  
ns  
ns  
ns  
D input to P output using  
multiplier  
B input to P output not using  
multiplier  
TDSPDO_C_P  
C input to P output  
Combinatorial Delays from Input Pins to Cascading Output Pins  
TDSPDO_{A; B}_{ACOUT; BCOUT}  
{A, B}inputto{ACOUT, BCOUT} 0.55  
output  
0.63  
4.65  
0.74  
5.54  
0.74  
5.54  
0.74  
5.54  
0.87  
7.03  
ns  
ns  
TDSPDO_{A, B}_CARRYCASCOUT_MULT {A, B} input to  
CARRYCASCOUT output using  
4.06  
multiplier  
TDSPDO_D_CARRYCASCOUT_MULT  
TDSPDO_{A, B}_CARRYCASCOUT  
D input to CARRYCASCOUT  
output using multiplier  
3.97  
1.77  
4.54  
2.03  
5.40  
2.41  
5.40  
2.41  
5.40  
2.41  
6.81  
2.88  
ns  
ns  
{A, B} input to  
CARRYCASCOUT output not  
using multiplier  
TDSPDO_C_CARRYCASCOUT  
C input to CARRYCASCOUT  
output  
1.58  
1.81  
2.15  
2.15  
2.15  
2.62  
ns  
Combinatorial Delays from Cascading Input Pins to All Output Pins  
TDSPDO_ACIN_P_MULT  
ACIN input to P output using  
multiplier  
3.65  
1.37  
4.19  
1.57  
5.00  
1.88  
5.00  
1.88  
5.00  
1.88  
6.40  
2.44  
ns  
ns  
TDSPDO_ACIN_P  
ACIN input to P output not using  
multiplier  
TDSPDO_ACIN_ACOUT  
ACIN input to ACOUT output  
0.38  
3.90  
0.44  
4.47  
0.53  
5.33  
0.53  
5.33  
0.53  
5.33  
0.63  
6.79  
ns  
ns  
TDSPDO_ACIN_CARRYCASCOUT_MULT  
ACIN input to  
CARRYCASCOUT output using  
multiplier  
TDSPDO_ACIN_CARRYCASCOUT  
ACIN input to  
CARRYCASCOUT output not  
using multiplier  
1.61  
1.85  
2.21  
2.21  
2.21  
2.84  
ns  
TDSPDO_PCIN_P  
PCIN input to P output  
1.11  
1.36  
1.28  
1.56  
1.52  
1.85  
1.52  
1.85  
1.52  
1.85  
1.82  
2.21  
ns  
ns  
TDSPDO_PCIN_CARRYCASCOUT  
PCIN input to  
CARRYCASCOUT output  
DS181 (v1.25) June 18, 2018  
www.xilinx.com  
Product Specification  
34  
 复制成功!