E
8
7
6
5
4
A
GND
A
10
V
PEN
CE
0
INTEL StrataFlash™ MEMORY TECHNOLOGY, 32 AND 64 MBIT
3
2
1
1
2
3
4
5
6
7
8
A
A
14
V
CC
V
CC
A
14
CE
0
V
PEN
A
10
GND
B
A
4
A
7
A
9
A
11
A
12
A
15
A
17
A
19
A
19
A
17
A
15
A
12
A
11
A
9
A
7
A
4
B
C
A
5
A
6
A
8
RP#
A
13
A
16
A
21
A
20
A
20
A
21
A
16
A
13
RP#
A
8
A
6
A
5
C
D
A
2
A
1
A
3
A
18
CE
1
A
22
A
22
CE
1
A
18
A
3
A
1
A
2
D
E
F
CE
2
BYTE#
DQ
7
WE#
WE#
DQ
7
BYTE#
CE
2
E
F
G
A
0
DQ
8
DQ
1
DQ
3
DQ
12
DQ
6
DQ
15
OE#
OE#
DQ
15
DQ
6
DQ
12
DQ
3
DQ
1
DQ
8
A
0
G
H
DQ
0
DQ
9
DQ
2
DQ
11
DQ
4
DQ
13
DQ
14
STS
STS
DQ
14
DQ
13
DQ
4
DQ
11
DQ
2
DQ
9
DQ
0
H
I
V
CC(1)
DQ
10
GND
V
CCQ
DQ
5
GND
(1)
GND
(1)
DQ
5
V
CCQ
GND
DQ
10
V
CC(1)
I
Bottom View - Ball Side Up
Top View
64-Mbit Intel StrataFlash™ Memory: 7.67 mm x 16.37 mm
(2,4)
32-Mbit Intel StrataFlash Memory: 7.67 mm x 9.79 mm
(2,3,4)
NOTES:
1. V
CC
(Ball I7) and GND (Ball I2) have been removed. Future generations of Intel StrataFlash memory may make use of
these missing ball locations.
2. The tolerances above indicate projected production accuracy. This product is in the design phase. The package body
width and length are subject to change dependent on final die size. Actual die size could shift these values by ± 0.1 mm
for the 64 Mbit and ± 0.2 mm for the 32 Mbit.
3. Address A
22
is not included in 28F320J5.
4. Figures are not drawn to scale.
Figure 2. µBGA* Package (64 Mbit and 32 Mbit)
ADVANCE INFORMATION
9
INTEL [ INTEL CORPORATION ]
