INTEL StrataFlash™ MEMORY TECHNOLOGY, 32 AND 64 MBIT
E
28F016SV
28F016SV
28F016SA
28F160S5
28F032SA 28F320J5
28F320J5 28F032SA
28F160S5
28F016SA
3/5#
CE1#
NC
3/5#
NC
1
NC
CE1#
NC
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
1
2
3
4
5
6
7
NC
WP#
WE#
OE#
WP#
WE#
OE#
WP#
WE#
OE#
CE #
CE
1
WE#
OE#
STS
DQ
CE2#
A21
A20
A19
A18
A17
A16
VCC
A15
A14
A13
A12
CE0
RY/BY# STS
A20
A20
A20
A19
A18
RY/BY#
DQ
A19
A19
DQ15
DQ7
DQ
DQ15
DQ7
DQ
DQ175
DQ14
18
18
DQ175
DQ14
DQ6
A
A
A
A17
A17
17
16
16
DQ164
GND
DQ13
DQ5
DQ12
DQ4
DQ164
GND
DQ13
DQ5
A
A
8
9
DQ
GND
A16
VCC
A15
6
GND
VCC
A15
A14
A13
VCC
A15
A14
A13
10
11
12
13
14
15
16
17
18
19
20
21
22
23
DQ13
DQ13
DQ5
DQ12
DQ4
Intel StrataFlash™ Memory
56-LEAD TSOP
DQ
DQ
12
DQ4
A14
5
A13
DQ12
DQ4
A12
A12
A12
STANDARD PINOUT
VCCQ
GND
DQ11
DQ3
DQ10
DQ2
VCC
DQ9
DQ1
DQ8
DQ0
CE0#
CE0#
CE0#
VCC
VCC
VCC
V
RP#
V
RP#
V
RP#
GND
GND
GND
VPEN
RP#
PP
PP
PP
DQ
DQ
DQ11
DQ3
DQ10
DQ2
VCC
A
DQ131
DQ
DQ131
DQ
14 mm x 20 mm
TOP VIEW
A11
A10
A9
A11
A10
A9
A11
A10
A9
11
A10
A9
DQ120
VCC
DQ120
VCC
A
8
A
8
A8
A8
DQ 9
DQ 1
DQ 8
DQ 0
DQ 9
DQ 1
DQ 8
DQ 0
DQ 9
DQ 1
DQ 8
DQ 0
GND
GND
GND
GND
A7
A6
A5
A4
A7
A6
A5
A4
A7
A6
A5
A4
A7
A6
A5
A4
A3
A2
A1
24
25
26
27
28
A0
A
A0
A0
0
BYTE#
A
A
3
A
3
BYTE# BYTE# BYTE#
3
30
29
NC
NC
NC
NC
NC
NC
NC
A
A
A2
A1
2
2
CE2
A1
A1
Highlights pinout changes.
0606_03
NOTE:
VCC (Pin 37) and GND (Pin 48) are not internally connected. For future device revisions, it is recommended that these pins be
connected to their respected power supplies (i.e., Pin 37 = VCC and Pin 48 = GND).
Figure 3. TSOP Lead Configuration (32 Mbit)
10
ADVANCE INFORMATION
INTEL [ INTEL ]
