Port Integration Module (S12PPIMV1)
Register
Bit 7
6
5
4
3
2
1
Bit 0
Name
0x026D
PPSJ
R
0
0
0
PPSJ7
PPSJ6
PIEJ6
PPSJ2
PPSJ1
PPSJ0
W
0x026E
PIEJ
R
0
0
0
0
0
0
0
0
0
PIEJ7
PIEJ2
PIEJ1
PIEJ0
W
0x026F
PIFJ
R
PIFJ7
0
PIFJ6
0
PIFJ2
0
PIFJ1
PIFJ0
W
0x0270
PT0AD
R
PT0AD1
PT1AD1
DDR0AD1
DDR1AD1
RDR0AD1
RDR1AD1
PER0AD1
PT0AD0
PT1AD0
DDR0AD0
DDR1AD0
RDR0AD0
RDR1AD0
PER0AD0
W
0x0271
PT1AD
R
PT1AD7
0
PT1AD6
0
PT1AD5
0
PT1AD4
0
PT1AD3
0
PT1AD2
0
W
0x0272
DDR0AD
R
W
0x0273
DDR1AD
R
DDR1AD7
0
DDR1AD6
0
DDR1AD5
0
DDR1AD4
0
DDR1AD3
0
DDR1AD2
0
W
0x0274
RDR0AD
R
W
0x0275
RDR1AD
R
RDR1AD7
0
RDR1AD6
0
RDR1AD5
0
RDR1AD4
0
RDR1AD3
0
RDR1AD2
0
W
0x0276
PER0AD
R
W
0x0277
PER1AD
R
PER1AD7
0
PER1AD6
0
PER1AD5
0
PER1AD4
0
PER1AD3
0
PER1AD2
0
PER1AD1
0
PER1AD0
0
W
0x0278
R
Reserved
W
0x0279
Reserved
R
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
W
0x027A
Reserved
R
W
0x027B
R
Reserved
W
= Unimplemented or Reserved
S12P-Family Reference Manual, Rev. 1.13
60
Freescale Semiconductor
FREESCALE [ Freescale ]
