欢迎访问ic37.com |
会员登录 免费注册
发布采购

10M02SCU169C8G 参数 Datasheet PDF下载

10M02SCU169C8G图片预览
型号: 10M02SCU169C8G
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, PBGA169, 11 X 11 MM, 0.80 MM PITCH, ROHS COMPLIANT, UBGA-169]
分类和应用: 时钟可编程逻辑
文件页数/大小: 71 页 / 822 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号10M02SCU169C8G的Datasheet PDF文件第47页浏览型号10M02SCU169C8G的Datasheet PDF文件第48页浏览型号10M02SCU169C8G的Datasheet PDF文件第49页浏览型号10M02SCU169C8G的Datasheet PDF文件第50页浏览型号10M02SCU169C8G的Datasheet PDF文件第52页浏览型号10M02SCU169C8G的Datasheet PDF文件第53页浏览型号10M02SCU169C8G的Datasheet PDF文件第54页浏览型号10M02SCU169C8G的Datasheet PDF文件第55页  
Intel® MAX® 10 FPGA Device Datasheet  
M10-DATASHEET | 2017.12.15  
Dual Supply Devices Emulated LVDS_E_3R, SLVS, and Sub-LVDS Transmitter Timing Specifications  
Table 44.  
Emulated LVDS_E_3R, SLVS, and Sub-LVDS Transmitter Timing Specifications for Intel MAX 10 Dual Supply  
Devices  
Emulated LVDS_E_3R, SLVS, and Sub-LVDS transmitters are supported at the output pin of all I/O banks.  
Symbol  
Parameter  
Mode  
–I6, –A6, –C7, –I7  
Min Max  
–A7  
Typ  
–C8  
Typ  
Unit  
Typ  
Min  
5
Max  
275  
275  
275  
275  
275  
275  
550  
550  
550  
550  
550  
275  
150  
150  
150  
150  
150  
300  
300  
300  
Min  
5
Max  
275  
275  
275  
275  
275  
275  
550  
550  
550  
550  
550  
275  
150  
150  
150  
150  
150  
300  
300  
300  
fHSCLK  
Input clock frequency  
(high-speed I/O  
performance pin)  
×10  
×8  
×7  
×4  
×2  
×1  
×10  
×8  
×7  
×4  
×2  
×1  
×10  
×8  
×7  
×4  
×2  
×1  
×10  
×8  
5
5
300  
300  
300  
300  
300  
300  
600  
600  
600  
600  
600  
300  
150  
150  
150  
150  
150  
300  
300  
300  
MHz  
MHz  
MHz  
MHz  
MHz  
MHz  
Mbps  
Mbps  
Mbps  
Mbps  
Mbps  
Mbps  
MHz  
MHz  
MHz  
MHz  
MHz  
MHz  
Mbps  
5
5
5
5
5
5
5
5
5
5
5
5
5
5
HSIODR  
Data rate (high-speed  
I/O performance pin)  
100  
80  
70  
40  
20  
10  
5
100  
80  
70  
40  
20  
10  
5
100  
80  
70  
40  
20  
10  
5
fHSCLK  
Input clock frequency  
(low-speed I/O  
performance pin)  
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
HSIODR  
Data rate (low-speed  
I/O performance pin)  
100  
80  
100  
80  
100  
80  
Mbps  
continued...  
Intel® MAX® 10 FPGA Device Datasheet  
51  
 复制成功!