R
Virtex-II Platform FPGAs: Pinout Information
Table 6: FG256/FGG256 BGA — XC2V40, XC2V80, XC2V250, XC2V500, and XC2V1000
Bank
Pin Description
IO_L92P_1
Pin Number
E11
No Connect in XC2V40 No Connect in XC2V80
1
1
1
1
1
1
1
1
1
1
1
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
IO_L05N_1
A11
IO_L05P_1
B11
IO_L04N_1
C11
IO_L04P_1/VREF_1
IO_L03N_1/VRP_1
IO_L03P_1/VRN_1
IO_L02N_1
D11
A12
B12
C12
IO_L02P_1
D12
IO_L01N_1
B13
IO_L01P_1
C13
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
IO_L01N_2
IO_L01P_2
C16
D16
D14
D15
E13
E14
E15
E16
F13
F14
F15
F16
F12
G12
G13
G14
G15
G16
H13
H14
H15
H16
IO_L02N_2/VRP_2
IO_L02P_2/VRN_2
IO_L03N_2
IO_L03P_2/VREF_2
IO_L04N_2
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
IO_L04P_2
IO_L06N_2
IO_L06P_2
IO_L43N_2
NC
NC
NC
NC
IO_L43P_2
IO_L45N_2
IO_L45P_2/VREF_2
IO_L91N_2
IO_L91P_2
IO_L93N_2
IO_L93P_2/VREF_2
IO_L94N_2
IO_L94P_2
IO_L96N_2
IO_L96P_2
DS031-4 (v3.5) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
11
XILINX [ XILINX, INC ]
