DM385, DM388
SPRS821D –MARCH 2013–REVISED DECEMBER 2013
www.ti.com
BUFFER
Table 3-11. Ball Characteristics (AAR Package) (continued)
BALL
RESET
REL.
PINCNTL
REGISTER NAME
AND ADDRESS[4]
PINCNTL
DEFAULT
VALUE[5]
BALL
RESET
STATE [9]
MODE
[6]
BALL NUMBER [1]
BALL NAME [2]
SIGNAL NAME [3]
TYPE [7] DSIS [8]
POWER [11]
HYS [12]
TYPE [13]
STATE [10]
AK26
AF23
AH25
AK25
AD20
AL27
AK27
AB21
AL9
DDR[0]_BA[0]
DDR[0]_BA[0]
NA /
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
0x01
O
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
H
1
1
1
1
L
0
1
1
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
DVDD_DDR[0]
DDR[0]_BA[1]
DDR[0]_BA[2]
DDR[0]_CAS
DDR[0]_CKE
DDR[0]_CLK
DDR[0]_CLK
DDR[0]_CS[0]
DDR[0]_D[0]
DDR[0]_D[1]
DDR[0]_D[2]
DDR[0]_D[3]
DDR[0]_D[4]
DDR[0]_D[5]
DDR[0]_D[6]
DDR[0]_D[7]
DDR[0]_D[8]
DDR[0]_D[9]
DDR[0]_D[10]
DDR[0]_D[11]
DDR[0]_D[12]
DDR[0]_D[13]
DDR[0]_D[14]
DDR[0]_BA[1]
DDR[0]_BA[2]
DDR[0]_CAS
DDR[0]_CKE
DDR[0]_CLK
DDR[0]_CLK
DDR[0]_CS[0]
DDR[0]_D[0]
DDR[0]_D[1]
DDR[0]_D[2]
DDR[0]_D[3]
DDR[0]_D[4]
DDR[0]_D[5]
DDR[0]_D[6]
DDR[0]_D[7]
DDR[0]_D[8]
DDR[0]_D[9]
DDR[0]_D[10]
DDR[0]_D[11]
DDR[0]_D[12]
DDR[0]_D[13]
DDR[0]_D[14]
NA /
NA
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
O
H
H
H
L
L
H
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
NA /
NA
O
NA /
NA
O
NA /
NA
O
NA /
NA
O
NA /
NA
O
NA /
NA
O
NA /
NA
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
AK9
NA /
NA
AK10
AJ11
AH11
AD9
NA /
NA
NA /
NA
NA /
NA
NA /
NA
AF11
AL12
AJ12
AG12
AD12
AB12
AK13
AC13
AL14
NA /
NA
NA /
NA
NA /
NA
NA /
NA
NA /
NA
NA /
NA
NA /
NA
NA /
NA
NA /
NA
36
Device Pins
Copyright © 2013, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: DM385 DM388