DM385, DM388
www.ti.com
SPRS821D –MARCH 2013–REVISED DECEMBER 2013
Table 3-11. Ball Characteristics (AAR Package) (continued)
BALL
RESET
REL.
PINCNTL
REGISTER NAME
AND ADDRESS[4]
PINCNTL
DEFAULT
VALUE[5]
BALL
RESET
STATE [9]
MODE
[6]
BUFFER
TYPE [13]
BALL NUMBER [1]
BALL NAME [2]
SIGNAL NAME [3]
TYPE [7] DSIS [8]
POWER [11]
HYS [12]
STATE [10]
W1
V2
CSI2_DY[3]
CSI2_DY[3]
NA /
NA
NA
NA
NA
0x01
I
NA
NA
NA
NA
NA
NA
NA
NA
NA
VDDA_CSI2_1P8
VDDA_CSI2_1P8
NA
CSI2_DY[4]
CVDD
CSI2_DY[4]
CVDD
NA /
NA
0x01
NA
I
P15, P17, R15,
R17, T13, T17,
T18, U11, U12,
U15, U17, V11,
V12, V15, V17,
W13, W14, W19,
W20, Y13, Y14,
Y19, Y20
NA /
NA
PWR
K17, L17, L18,
M13, M14, M17
CVDD_ARM
CVDD_HDVICP
DDR[0]_A[0]
DDR[0]_A[1]
DDR[0]_A[2]
DDR[0]_A[3]
DDR[0]_A[4]
DDR[0]_A[5]
DDR[0]_A[6]
DDR[0]_A[7]
DDR[0]_A[8]
DDR[0]_A[9]
DDR[0]_A[10]
DDR[0]_A[11]
DDR[0]_A[12]
DDR[0]_A[13]
DDR[0]_A[14]
DDR[0]_A[15]
CVDD_ARM
CVDD_HDVICP
DDR[0]_A[0]
DDR[0]_A[1]
DDR[0]_A[2]
DDR[0]_A[3]
DDR[0]_A[4]
DDR[0]_A[5]
DDR[0]_A[6]
DDR[0]_A[7]
DDR[0]_A[8]
DDR[0]_A[9]
DDR[0]_A[10]
DDR[0]_A[11]
DDR[0]_A[12]
DDR[0]_A[13]
DDR[0]_A[14]
DDR[0]_A[15]
NA /
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
PWR
PWR
O
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
H
NA
NA
1
NA
U20, U21, V20,
V21, W22
NA /
NA
NA
NA
AL24
AC22
AJ23
AJ27
AK28
AH27
AK30
AG23
AL29
AK29
AD23
AK24
AH23
AK23
AL23
AK22
NA /
NA
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
DVDD_DDR[0]
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
NA /
NA
O
H
1
Copyright © 2013, Texas Instruments Incorporated
Device Pins
35
Submit Documentation Feedback
Product Folder Links: DM385 DM388
TI [ TEXAS INSTRUMENTS ]
