欢迎访问ic37.com |
会员登录 免费注册
发布采购

UPSD3412C-24U6T 参数 Datasheet PDF下载

UPSD3412C-24U6T图片预览
型号: UPSD3412C-24U6T
PDF下载: 下载PDF文件 查看货源
内容描述: 闪存可编程系统设备与8032单片机内核和16Kbit的SRAM [Flash Programmable System Devices with 8032 Microcontroller Core and 16Kbit SRAM]
分类和应用: 闪存静态存储器微控制器
文件页数/大小: 152 页 / 1492 K
品牌: STMICROELECTRONICS [ ST ]
 浏览型号UPSD3412C-24U6T的Datasheet PDF文件第133页浏览型号UPSD3412C-24U6T的Datasheet PDF文件第134页浏览型号UPSD3412C-24U6T的Datasheet PDF文件第135页浏览型号UPSD3412C-24U6T的Datasheet PDF文件第136页浏览型号UPSD3412C-24U6T的Datasheet PDF文件第138页浏览型号UPSD3412C-24U6T的Datasheet PDF文件第139页浏览型号UPSD3412C-24U6T的Datasheet PDF文件第140页浏览型号UPSD3412C-24U6T的Datasheet PDF文件第141页  
UPSD3212C, UPSD3212CV  
Table 103. CPLD Macrocell Asynchronous Clock Mode Timing (3V Devices)  
PT  
Aloc  
Turbo Slew  
Symbol  
Parameter  
Conditions  
1/(t +t  
Min  
Max  
21.7  
27.8  
33.3  
Unit  
MHz  
MHz  
MHz  
Off  
Rate  
Maximum Frequency  
External Feedback  
)
SA COA  
Maximum Frequency  
f
1/(t +t  
–10)  
)
MAXA  
SA COA  
Internal Feedback (f  
)
CNTA  
Maximum Frequency  
Pipelined Data  
1/(t  
+t  
CHA CLA  
t
t
t
t
t
t
t
Input Setup Time  
Input Hold Time  
10  
12  
17  
13  
+ 4  
+ 20  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
SA  
HA  
Clock High Time  
+ 20  
+ 20  
+ 20  
CHA  
CLA  
COA  
ARD  
MINA  
Clock Low Time  
Clock to Output Delay  
CPLD Array Delay  
Minimum Clock Period  
36  
25  
– 6  
Any macrocell  
+ 4  
1/f  
CNTA  
36  
137/152  
 复制成功!