Table 21.3 Configuration of the Boundary Scan Register (2)
No. Pin Name
235 D56
234 D56
233 D56
232 D55
231 D55
230 D55
229 D31
228 D31
227 D31
226 D16
225 D16
224 D16
223 D30
222 D30
221 D30
220 D17
219 D17
218 D17
217 D29
216 D29
215 D29
214 D18
213 D18
212 D18
211 D28
210 D28
209 D28
208 D19
207 D19
206 D19
205 D27
204 D27
203 D27
202 D20
201 D20
200 D20
199 D26
198 D26
197 D26
Type
IN
No. Pin Name
196 D21
Type
IN
No. Pin Name
157 DRAK1
156 A2
Type
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
IN
195 D21
CTL
OUT
IN
194 D21
155 A2
193 D25
154 A3
CTL
OUT
IN
192 D25
CTL
OUT
IN
153 A3
191 D25
152 A4
190 '5(44
189 '5(43
188 RXD
151 A4
CTL
OUT
IN
IN
150 A5
IN
149 A5
187 D22
IN
148 A6
CTL
OUT
IN
186 D22
CTL
OUT
IN
147 A6
185 D22
146 A7
184 D24
145 A7
CTL
OUT
IN
183 D24
CTL
OUT
IN
144 A8
182 D24
143 A8
181 D23
142 A9
CTL
OUT
IN
180 D23
CTL
OUT
CTL
OUT
CTL
OUT
141 A9
179 D23
140 A10
178 :(:/&$6:/DQM7/5(*
177 :(:/&$6:/DQM7/5(*
176 :(9/&$69/DQM6
175 :(9/&$69/DQM6
139 A10
CTL
OUT
IN
138 A11
137 A11
136 A12
CTL
OUT
IN
174 :(6/&$66/DQM3/,&,2:5 CTL
173 :(6/&$66/DQM3/,&,2:5 OUT
172 :(5/&$65/DQM2/,&,25' CTL
171 :(5/&$65/DQM2/,&,25' OUT
135 A12
134 A13
133 A13
CTL
OUT
IN
132 A14
170 RD/:5
169 RD/:5
168 5'/&$66/)5$0(
167 5'/&$66/)5$0(
166 5$6
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
OUT
CTL
131 A14
130 A15
CTL
OUT
IN
129 A15
128 A16
127 A16
CTL
OUT
IN
165 5$6
126 A17
164 &65
125 A17
163 &65
124 :(3/&$63/DQM0
123 :(3/&$63/DQM0
122 :(4/&$64/DQM1
121 :(4/&$64/DQM1
120 :(7/&$67/DQM4
119 :(7/&$67/DQM4
CTL
OUT
IN
162 &66
161 &66
160 DRAK0
159 DRAK0
158 DRAK1
CTL
OUT
Note: CTL is an active-low signal. The relevant pin is driven to the OUT state when CTL is set LOW.
Rev. 6.0, 07/02, page 808 of 986
RENESAS [ RENESAS TECHNOLOGY CORP ]
