UPD703100AGJ-40-8EU 参数 Datasheet PDF下载

型号：	UPD703100AGJ-40-8EU
PDF下载：	下载PDF文件查看货源
内容描述：	V850E / MS1TM 16分之32位单芯片微控制器 [V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS]
分类和应用：	微控制器和处理器外围集成电路时钟
文件页数/大小：	132 页 / 1155 K
品牌：	NEC [ NEC ]

浏览型号UPD703100AGJ-40-8EU的Datasheet PDF文件第58页

浏览型号UPD703100AGJ-40-8EU的Datasheet PDF文件第59页

浏览型号UPD703100AGJ-40-8EU的Datasheet PDF文件第60页

浏览型号UPD703100AGJ-40-8EU的Datasheet PDF文件第61页

浏览型号UPD703100AGJ-40-8EU的Datasheet PDF文件第63页

浏览型号UPD703100AGJ-40-8EU的Datasheet PDF文件第64页

浏览型号UPD703100AGJ-40-8EU的Datasheet PDF文件第65页

浏览型号UPD703100AGJ-40-8EU的Datasheet PDF文件第66页

µPD703100A-33, 703100A-40, 703101A-33, 703102A-33

(3/7)

Execution

Flags

Clock

Mnemonic

LD.BU

Operand

Opcode

Operation

CY OV

SAT

disp16[reg1],reg2 rr r r r 1 1 1 1 0 b R R R R R adr←GR[reg1]+sign-extend(disp16)

GR[reg2]←zero-extend(Load-memory

Note 11

dd d d d d d d d d d d d d d 1

(adr,Byte))

Notes 8, 10

rr r r r 1 1 1 0 0 1 R R R R R

LD.H

disp16[reg1],reg2

adr←GR[reg1]+sign-extend(disp16)

dd d d d d d d d d d d d d d 0 GR[reg2] sign-extend(Load-memory

Note 9

←

Note 8 (adr,Half-word))

rr r r r 1 1 1 1 1 1 R R R R R

dd d d d d d d d d d d d d d 1

Note 8

LD.HU

adr←GR[reg1]+sign-extend(disp16)

GR[reg2]←zero-extend(Load-memory

(adr,Half-word))

Note 11

rr r r r 1 1 1 0 0 1 R R R R R

dd d d d d d d d d d d d d d 1

Note 8

LD.W

LDSR

disp16[reg1],reg2

reg2,regID

adr←GR[reg1]+sign-extend(disp16)

GR[reg2]←Load-memory(adr,Word)

Note 9

rr r r r 1 1 1 1 1 1 R R R R R SR[regID]←GR[reg2]

Other than

regID=PSW

00 0 0 0 0 0 0 0 0 1 0 0 0 0 0

Note 12

regID=PSW

rr r r r 0 0 0 0 0 0 R R R R R

MOV

reg1,reg2

GR[reg2]←GR[reg1]

imm5,reg2

imm32,reg1

rr r r r 0 1 0 0 0 0 i i i i i GR[reg2]←sign-extend(imm5)

00 0 0 0 1 1 0 0 0 1 R R R R R GR[reg1]←imm32

ii i i i i i i i i i i i i i i

MOVEA

MOVHI

MUL

imm16,reg1,reg2 rr r r r 1 1 0 0 0 1 R R R R R GR[reg2]←GR[reg1]+ sign-extend(imm16)

ii i i i i i i i i i i i i i i

imm16,reg1,reg2

reg1,reg2,reg3

imm9,reg2,reg3

GR[reg2]←GR[reg1]+(imm16 II 0¹⁶)

rr r r r 1 1 0 0 1 0 R R R R R

ii i i i i i i i i i i i i i i

GR[reg3] II GR[reg2]

GR[reg2] GR[reg1]

← ×

rr r r r 1 1 1 1 1 1 R R R R R

ww w w w 0 1 0 0 0 1 0 0 0 0 0

Note 14

rr r r r 1 1 1 1 1 1 i i i i i GR[reg3] II GR[reg2] GR[reg2] sign-

←

w w w w w 0 1 0 0 1 1 1 1 1 0 0 extend(imm9)

Note 14

Note 13

GR[reg2]←GR[reg2]^{Note 6}× GR[reg1]^{Note 6}

rr r r r 0 0 0 1 1 1 R R R R R

MULH

MULHI

reg1,reg2

GR[reg2]^{Note 6}

← ×

sign-extend (imm5)

rr r r r 0 1 0 1 1 1 i i i i i

GR[reg2]

imm5,reg2

imm16,reg1,reg2 rr r r r 1 1 0 1 1 R R R R R R GR[reg2]←GR[reg1]^{Note 6}× imm16

ii i i i i i i i i i i i i i i

Preliminary Data Sheet U14168EJ2V0DS00

电子百科

产品导航

UPD703100AGJ-40-8EU 参数 Datasheet PDF下载

IC37:专业IC行业平台