欢迎访问ic37.com |
会员登录 免费注册
发布采购

EDD1208ALTA-7A 参数 Datasheet PDF下载

EDD1208ALTA-7A图片预览
型号: EDD1208ALTA-7A
PDF下载: 下载PDF文件 查看货源
内容描述: 128 M位同步DRAM是双倍数据速率( 4 -银行, SSTL_2 ) [128 M-bit Synchronous DRAM with Double Data Rate (4-bank, SSTL_2)]
分类和应用: 存储内存集成电路光电二极管动态存储器双倍数据速率时钟
文件页数/大小: 78 页 / 1650 K
品牌: ELPIDA [ ELPIDA MEMORY ]
 浏览型号EDD1208ALTA-7A的Datasheet PDF文件第28页浏览型号EDD1208ALTA-7A的Datasheet PDF文件第29页浏览型号EDD1208ALTA-7A的Datasheet PDF文件第30页浏览型号EDD1208ALTA-7A的Datasheet PDF文件第31页浏览型号EDD1208ALTA-7A的Datasheet PDF文件第33页浏览型号EDD1208ALTA-7A的Datasheet PDF文件第34页浏览型号EDD1208ALTA-7A的Datasheet PDF文件第35页浏览型号EDD1208ALTA-7A的Datasheet PDF文件第36页  
EDD1204ALTA, EDD1208ALTA, EDD1216ALTA  
11.3 Write to Read Command Interval  
The burst write operation can be interrupted by read command of any bank. The data bus must be high impedance  
at least 1 cycle prior to the first output data.  
The minimum time interval between the rising clock edge after the last input data and the read command is tWTR.  
When the read command is issued, the invalid data from the burst write cycle must be masked by DM.  
T6  
T0  
T1  
T2  
T3  
T4  
T5  
t
WTR  
CLK  
/CLK  
CKE  
/CAS latency = 2  
Command  
WRITE A  
READ B  
Hi-Z  
Hi-Z  
DQS  
DQ  
DA1  
DA2  
QB1  
QB2  
QB3  
QB4  
DM  
/CAS latency = 2.5  
Command  
WRITE A  
READ B  
Hi-Z  
Hi-Z  
DQS  
DQ  
DA1  
DA2  
QB3  
QB1  
QB2  
DM  
DQ and DQS : Input  
DQ and DQS : Output  
32  
Preliminary Data Sheet E0136E30  
 复制成功!