R
Pinout Descriptions
Table 7: VQ100 Package Pinout
Table 7: VQ100 Package Pinout
XC3S100E
XC3S250E
VQ100
Pin
XC3S100E
XC3S250E
VQ100
Pin
Bank
Pin Name
IO_L09N_2/CCLK
IO_L09P_2/VS0
IP/VREF_2
Number
Type
DUAL
Bank
GND
GND
Pin Name
Number
P87
P93
P51
P1
Type
GND
2
2
2
2
2
P50
P49
P30
P39
P38
GND
GND
DUAL
GND
VREF
VCCAUX DONE
CONFIG
CONFIG
JTAG
IP_L05N_2/M2/GCLK1
DUAL/GCLK
DUAL/GCLK
VCCAUX PROG_B
VCCAUX TCK
IP_L05P_2/RDWR_B/
GCLK0
P77
P100
P76
P75
P21
P46
P74
P96
P6
VCCAUX TDI
JTAG
2
VCCO_2
P31
P45
P3
VCCO
VCCO
I/O
VCCAUX TDO
JTAG
2
VCCO_2
VCCAUX TMS
JTAG
3
IO_L01N_3
IO_L01P_3
IO_L02N_3/VREF_3
IO_L02P_3
IO_L03N_3/LHCLK1
IO_L03P_3/LHCLK0
IO_L04N_3/LHCLK3
IO_L04P_3/LHCLK2
IO_L05N_3/LHCLK5
IO_L05P_3/LHCLK4
IO_L06N_3/LHCLK7
IO_L06P_3/LHCLK6
IO_L07N_3
IO_L07P_3
IP
VCCAUX VCCAUX
VCCAUX VCCAUX
VCCAUX VCCAUX
VCCAUX VCCAUX
VCCINT VCCINT
VCCINT VCCINT
VCCINT VCCINT
VCCINT VCCINT
VCCAUX
VCCAUX
VCCAUX
VCCAUX
VCCINT
VCCINT
VCCINT
VCCINT
3
P2
I/O
3
3
P5
VREF
I/O
P4
3
P10
P9
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
I/O
3
P28
P56
P80
3
P12
P11
P16
P15
P18
P17
P23
P22
P13
P8
3
3
3
3
3
3
3
I/O
3
INPUT
VCCO
VCCO
GND
3
VCCO_3
3
VCCO_3
P20
P7
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
P14
P19
P29
P37
P52
P59
P64
P72
P81
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
DS312-4 (v1.1) March 21, 2005
www.xilinx.com
7
Advance Product Specification
XILINX [ XILINX, INC ]
