Table 1.4 Pin Functions (cont)
Memory Interface
Pin
No. No. Pin Name I/O
Function
Reset
SRAM DRAM SDRAM PCMCIA MPX
116 R14 :(9/&$69/ O
D55–D48 select
signal
:(9
&$69
DQM6
DQM6
117 U14 VDDQ
118 U17 VSSQ
Power IO VDD (3.3 V)
Power IO GND (0 V)
119 U15 :(:/&$6:/ O
DQM7/5(*
D63–D56 select
signal
:(:
&$6:
DQM7 5(*
120 U16 D23
121 T13 D24
122 T15 D22
123 R16 RXD
124 T17 '5(43
I/O
Data
A23
A24
A22
I/O
Data
I/O
Data
I
I
SCI1 data input
Request from
DMAC0
125 P17 '5(44
I
Request from
DMAC1
126 P15 D25
127 N16 VDDQ
128 T16 VSSQ
129 N15 D21
130 N14 D26
131 N17 D20
132 M14 D27
133 M15 VDDQ
134 P14 VSSQ
135 M16 D19
136 M13 D28
137 M17 VDD
I/O
Data
A25
Power IO VDD (3.3 V)
Power IO GND (0 V)
I/O
I/O
I/O
I/O
Data
Data
Data
Data
A21
A20
Power IO VDD (3.3 V)
Power IO GND (0 V)
I/O
I/O
Data
Data
A19
Power Internal VDD
(1.5 V)
138 L14 VSS
Power Internal GND
(0 V)
139 L15 D18
140 M12 D29
141 L16 VDDQ
142 L13 VSSQ
143 L17 D17
144 L12 D30
I/O
I/O
Data
Data
A18
A17
Power IO VDD (3.3 V)
Power IO GND (0 V)
I/O
I/O
Data
Data
Rev. 6.0, 07/02, page 35 of 986
RENESAS [ RENESAS TECHNOLOGY CORP ]
