V58C2128(804/404/164)S
66 Pin Plastic TSOP-II
PIN CONFIGURATION
Top View
8Mb x 16
16Mb x 8
32Mb x 4
1
66
VSS
NC
VSSQ VSSQ
VSS
VSS
VDD
DQ0
VDD
DQ0
VDDQ
NC
VDD
NC
2
65
64
63
62
61
60
59
58
57
DQ7
DQ15
VSSQ
3
VDDQ
DQ1
VDDQ
NC
4
NC
NC
DQ14
5
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
DQ1
VSSQ
NC
DQ0
VSSQ
NC
DQ3
VDDQ VDDQ
DQ5
DQ13
VDDQ
DQ12
6
7
NC
NC
NC
8
DQ5
DQ11
VSSQ
DQ10
DQ9
DQ2
VDDQ
NC
NC
VSSQ VSSQ
9
VDDQ
NC
10
NC
NC
DQ3
DQ1
11
12
56
55
DQ2
DQ4
VSSQ
DQ7
VSSQ
NC
VSSQ
NC
VDDQ VDDQ
VDDQ
DQ8
NC
66 PIN TSOP (II)
(400mil x 875 mil)
13
14
15
16
17
18
19
20
54
53
52
51
50
49
48
47
NC
NC
NC
NC
NC
NC
NC
VSSQ VSSQ
DQS DQS
VSSQ
UDQS
NC
VDDQ
LDQS
VDDQ
NC
VDDQ
NC
Bank Address
BA0-BA1
NC
VDD
NC
VDD
NC
VDD
NC
NC
Row Address
A0-A11
VREF VREF
VREF
QFC/NC QFC/NC QFC/NC
VSS
DM
VSS
DM
VSS
UDM
NC
NC
NC
Auto Precharge
A10
WE
CAS
WE
CAS
WE
CAS
21
22
23
46
45
44
CK
CK
CK
CK
CK
CK
RAS
RAS
RAS
CKE
CKE
CKE
CS
NC
CS
NC
CS
NC
24
25
43
42
NC
NC
NC
NC
NC
NC
BA0
BA1
BA0
BA1
BA0
BA1
26
27
28
29
41
40
39
38
A11
A9
A8
A11
A9
A8
A11
A9
A8
AP/A10 AP/A10 AP/A10
A7
A7
A7
A0
A1
A2
A3
A0
A1
A2
A3
A0
A1
A2
A3
A6
A5
A6
A5
A6
A5
30
31
37
36
A4
A4
A4
32
33
35
34
VSS
VSS
VSS
VDD
VDD
VDD
Pin Names
CK, CK
Differential Clock Input
Clock Enable
DQ’s
Data Input/Output
Data Mask
CKE
DM (UDM, LDM)
CS
Chip Select
VDD
Power (+2.5V)
RAS
Row Address Strobe
Column Address Strobe
Write Enable
VSS
Ground
CAS
VDDQ
VSSQ
NC
Power for I/O’s (+2.5V)
Ground for I/O’s
Not connected
WE
DQS (UDQS, LDQS)
A0–A11
Data Strobe (Bidirectional)
Address Inputs
VREF
QFC
Reference Voltage for Inputs
FET Control
BA0, BA1
Bank Select
V58C2128(804/404/164)S Rev. 1.6 March 2002
2
MOSEL [ MOSEL VITELIC, CORP ]
