V58C2128(804/404/164)S
66 Pin Plastic TSOP-II
PIN CONFIGURATION
Top View
8Mb x 16
16Mb x 8
32Mb x 4
Pin Names
CK, CK
CKE
CS
RAS
CAS
WE
DQS (UDQS, LDQS)
A
0
–A
11
BA0, BA1
Differential Clock Input
Clock Enable
Chip Select
Row Address Strobe
Column Address Strobe
Write Enable
Data Strobe (Bidirectional)
Address Inputs
Bank Select
DQ’s
DM (UDM, LDM)
V
DD
V
SS
V
DDQ
V
SSQ
NC
VREF
QFC
Data Input/Output
Data Mask
Power (+2.5V)
Ground
Power for I/O’s (+2.5V)
Ground for I/O’s
Not connected
Reference Voltage for Inputs
FET Control
CILETIV LESO M
V
DD
DQ
0
V
DDQ
DQ
1
DQ
2
V
SSQ
DQ
3
DQ
4
V
DDQ
DQ
5
DQ
6
V
SSQ
DQ
7
NC
V
DDQ
LDQS
NC
V
DD
V
DD
DQ
0
V
DDQ
NC
DQ
1
V
SSQ
NC
DQ
2
V
DDQ
NC
DQ
3
V
SSQ
NC
NC
V
DDQ
NC
NC
V
DD
V
DD
NC
V
DDQ
NC
DQ
0
V
SSQ
NC
NC
V
DDQ
NC
DQ
1
V
SSQ
NC
NC
V
DDQ
NC
NC
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
66
65
64
63
62
61
60
59
58
57
56
V
SS
NC
V
SSQ
NC
DQ
3
V
DDQ
NC
NC
V
SSQ
NC
DQ
2
V
DDQ
NC
NC
V
SSQ
DQS
NC
V
REF
V
SS
DM
CK
CK
CKE
NC
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
V
SS
DQ
7
V
SSQ
NC
DQ
5
V
DDQ
NC
DQ
5
V
SSQ
NC
DQ
4
V
DDQ
NC
NC
V
SSQ
DQS
NC
V
REF
V
SS
DM
CK
CK
CKE
NC
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
V
SS
DQ
15
V
SSQ
DQ
14
DQ
13
V
DDQ
DQ
12
DQ
11
V
SSQ
DQ
10
DQ
9
V
DDQ
DQ
8
NC
V
SSQ
UDQS
NC
V
REF
V
SS
UDM
CK
CK
CKE
NC
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
QFC/NC QFC/NC QFC/NC
NC
NC
NC
WE
CAS
RAS
CS
NC
BA
0
BA
1
AP/A
10
A
0
A
1
A
2
A
3
V
DD
WE
CAS
RAS
CS
NC
BA
0
BA
1
AP/A
10
A
0
A
1
A
2
A
3
V
DD
WE
CAS
RAS
CS
NC
BA
0
BA
1
AP/A
10
A
0
A
1
A
2
A
3
V
DD
55
66 PIN TSOP (II)
54
13
(400mil x 875 mil)
14
53
15
Bank Address
52
BA0-BA1
51
16
50
17
Row Address
49
18
A0-A11
19
48
20
Auto Precharge
47
A10
46
21
22
23
24
25
26
27
28
29
30
31
32
33
45
44
43
42
41
40
39
38
37
36
35
34
V58C2128(804/404/164)S Rev. 1.6 March 2002
2