欢迎访问ic37.com |
会员登录 免费注册
发布采购

EPM3064ATC100-7N 参数 Datasheet PDF下载

EPM3064ATC100-7N图片预览
型号: EPM3064ATC100-7N
PDF下载: 下载PDF文件 查看货源
内容描述: [EE PLD, 7.5ns, 64-Cell, CMOS, PQFP100, TQFP-100]
分类和应用: 时钟输入元件可编程逻辑
文件页数/大小: 46 页 / 711 K
品牌: INTEL [ INTEL ]
 浏览型号EPM3064ATC100-7N的Datasheet PDF文件第15页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第16页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第17页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第18页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第20页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第21页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第22页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第23页  
MAX 3000A Programmable Logic Device Family Data Sheet  
Figure 7 shows the timing information for the JTAG signals.  
Figure 7. MAX 3000A JTAG Waveforms  
TMS  
TDI  
tJCP  
tJCH  
t JCL  
tJPH  
tJPSU  
TCK  
TDO  
tJPXZ  
tJPZX  
tJPCO  
tJSSU  
tJSH  
Signal  
to Be  
Captured  
tJSCO  
tJSZX  
tJSXZ  
Signal  
to Be  
Driven  
Table 10 shows the JTAG timing parameters and values for MAX 3000A  
devices.  
Table 10. JTAG Timing Parameters & Values for MAX 3000A Devices  
Symbol  
Parameter  
Min Max Unit  
t
t
t
t
t
t
t
t
t
t
t
t
t
TCKclock period  
100  
50  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
JCP  
TCKclock high time  
TCKclock low time  
JTAG port setup time  
JTAG port hold time  
JCH  
50  
JCL  
20  
45  
JPSU  
JPH  
JTAG port clock to output  
25  
25  
25  
JPCO  
JPZX  
JPXZ  
JSSU  
JSH  
JTAG port high impedance to valid output  
JTAG port valid output to high impedance  
Capture register setup time  
20  
45  
Capture register hold time  
Update register clock to output  
25  
25  
25  
JSCO  
JSZX  
JSXZ  
Update register high impedance to valid output  
Update register valid output to high impedance  
Altera Corporation  
19  
 复制成功!