欢迎访问ic37.com |
会员登录 免费注册
发布采购

EPM3064ATC100-7N 参数 Datasheet PDF下载

EPM3064ATC100-7N图片预览
型号: EPM3064ATC100-7N
PDF下载: 下载PDF文件 查看货源
内容描述: [EE PLD, 7.5ns, 64-Cell, CMOS, PQFP100, TQFP-100]
分类和应用: 时钟输入元件可编程逻辑
文件页数/大小: 46 页 / 711 K
品牌: INTEL [ INTEL ]
 浏览型号EPM3064ATC100-7N的Datasheet PDF文件第14页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第15页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第16页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第17页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第19页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第20页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第21页浏览型号EPM3064ATC100-7N的Datasheet PDF文件第22页  
MAX 3000A Programmable Logic Device Family Data Sheet  
The instruction register length of MAX 3000A devices is 10 bits. The  
IDCODE and USERCODE register length is 32 bits. Tables 8 and 9 show  
the boundary–scan register length and device IDCODE information for  
MAX 3000A devices.  
Table 8. MAX 3000A Boundary–Scan Register Length  
Device  
Boundary–Scan Register Length  
EPM3032A  
EPM3064A  
EPM3128A  
EPM3256A  
EPM3512A  
96  
192  
288  
480  
624  
Table 9. 32–Bit MAX 3000A Device IDCODE Value Note (1)  
Device  
IDCODE (32 bits)  
Version  
(4 Bits)  
Part Number (16 Bits) Manufacturer’s 1 (1 Bit)  
Identity (11 Bits)  
(2)  
EPM3032A  
EPM3064A  
EPM3128A  
EPM3256A  
EPM3512A  
0001  
0001  
0001  
0001  
0001  
0111 0000 0011 0010 00001101110  
0111 0000 0110 0100 00001101110  
0111 0001 0010 1000 00001101110  
0111 0010 0101 0110 00001101110  
0111 0101 0001 0010 00001101110  
1
1
1
1
1
Notes:  
(1) The most significant bit (MSB) is on the left.  
(2) The least significant bit (LSB) for all JTAG IDCODEs is 1.  
See Application Note 39 (IEEE 1149.1 (JTAG) Boundary–Scan Testing in Altera  
Devices) for more information on JTAG BST.  
f
18  
Altera Corporation  
 复制成功!