欢迎访问ic37.com |
会员登录 免费注册
发布采购

249033-001 参数 Datasheet PDF下载

249033-001图片预览
型号: 249033-001
PDF下载: 下载PDF文件 查看货源
内容描述: 集成的T1 LH / SH收发器,用于DS1 / DSX - 1或PRI应用 [Integrated T1 LH/SH Transceiver for DS1/DSX-1 or PRI Applications]
分类和应用:
文件页数/大小: 48 页 / 789 K
品牌: INTEL [ INTEL ]
 浏览型号249033-001的Datasheet PDF文件第36页浏览型号249033-001的Datasheet PDF文件第37页浏览型号249033-001的Datasheet PDF文件第38页浏览型号249033-001的Datasheet PDF文件第39页浏览型号249033-001的Datasheet PDF文件第41页浏览型号249033-001的Datasheet PDF文件第42页浏览型号249033-001的Datasheet PDF文件第43页浏览型号249033-001的Datasheet PDF文件第44页  
LXT362 Integrated T1 LH/SH Transceiver for DS1/DSX-1 or PRI Applications  
Figure 14. 1.544 MHz T1 Pulse (DS1 and DSX-1) (See Table 25)  
1.5  
1.0  
0.5  
0.0  
-0.5  
1.5  
Normalized Amplitude  
Normalized Amplitude  
1.0  
0.5  
0.5  
1.0  
1.5  
-0.5  
0.5  
1.0  
1.5  
-0.5  
0.0  
Time  
(in Unit Intervals)  
Time  
(in Unit Intervals)  
-0.5  
Table 25. 1.544 MHz T1 Pulse Mask Corner Point Specifications  
DS1 Template (per ANSI T1. 403-1995)  
Minimum Curve Maximum Curve  
DSX-1 Template (per ANSI T1. 102-1993)  
Minimum Curve Maximum Curve  
Time (UI) Amplitude  
Time (UI)  
Amplitude  
Time (UI)  
Amplitude  
Time (UI)  
Amplitude  
-0.77  
-0.23  
-0.23  
-0.15  
0.0  
-0.05  
-0.05  
0.50  
0.90  
0.95  
0.90  
0.50  
-0.45  
-0.45  
-0.26  
-0.05  
-0.05  
-0.77  
-0.39  
-0.27  
-0.27  
-0.12  
0.0  
0.05  
0.05  
0.80  
1.20  
1.20  
1.05  
1.05  
-0.05  
0.05  
0.05  
-0.77  
-0.23  
-0.23  
-0.15  
0.0  
-0.05  
-0.05  
0.50  
-0.77  
-0.39  
-0.27  
-0.27  
-0.12  
0.0  
0.05  
0.05  
0.80  
1.15  
1.15  
1.05  
1.05  
-0.07  
0.05  
0.05  
0.95  
0.95  
0.15  
0.23  
0.23  
0.46  
0.61  
0.93  
1.16  
0.15  
0.23  
0.23  
0.46  
0.66  
0.93  
1.16  
0.90  
0.27  
0.34  
0.77  
1.16  
0.50  
0.27  
0.35  
0.93  
1.16  
-0.45  
-0.45  
-0.20  
-0.05  
-0.05  
Table 26. Master and Transmit Clock Timing Characteristics (See Figure 15)  
Parameter  
Sym  
Min  
Typ1  
Max  
Unit  
Notes  
must be supplied  
Master clock frequency  
Master clock tolerance  
Master clock duty cycle  
Transmit clock frequency  
Transmit clock tolerance  
MCLK  
MCLKt  
MCLKd  
TCLK  
1.544  
±50  
MHz  
ppm  
%
40  
60  
1.544  
MHz  
ppm  
TCLKt  
±100  
1. Typical figures are at 25 °C and are for design aid only; not guaranteed and not subject to production testing.  
40  
Datasheet