欢迎访问ic37.com |
会员登录 免费注册
会员中心
企业资讯   人才招聘  
电子百科

电子百科

Datasheet下载 IC品牌 缩略语 技术文章 IC型号

产品导航

ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789
PDF
  • 产品
  • PDF

    • 最近搜索

    热门搜索

    搜索
    发布采购

    TLD7002-16ES 参数 Datasheet PDF下载

    TLD7002-16ES图片预览
    型号： TLD7002-16ES
    PDF下载： 下载PDF文件 查看货源
    内容描述： [The TLD7002-16ES is a 16 channel device with integrated and protected output stages. It is designed to control LEDs with a current up to 76.5 mA as linear current sink (LCS). The power stages can be configured in parallel for higher load currents. Each individual power output stage is configured to a 6-bit current set value stored in the OTP. 16 independent and individual PWM configurations can be set. A high-speed lighting interface is used for device OTP programming, configuration, control and]
    分类和应用：
    文件页数/大小： 82 页 / 3105 K
    品牌： INFINEON [ Infineon ]
     浏览型号TLD7002-16ES的Datasheet PDF文件第8页浏览型号TLD7002-16ES的Datasheet PDF文件第9页浏览型号TLD7002-16ES的Datasheet PDF文件第10页浏览型号TLD7002-16ES的Datasheet PDF文件第11页浏览型号TLD7002-16ES的Datasheet PDF文件第13页浏览型号TLD7002-16ES的Datasheet PDF文件第14页浏览型号TLD7002-16ES的Datasheet PDF文件第15页浏览型号TLD7002-16ES的Datasheet PDF文件第16页  
    TLD7002-16ES  
    Datasheet  
    3 General product characteristics  
    3.3  
    Thermal resistance  
    Table 4  
    Parameter  
    Thermal resistance  
    Symbol  
    Values  
    Typ.  
    Unit  
    Note or condition  
    P-  
    Number  
    Min.  
    Max.  
    Thermal resistance  
    junction to top  
    Ψ
    –
    –
    3
    5
    5
    K/W  
    Not subject to  
    production test -  
    specified by design.  
    PRQ-618  
    JTOP  
    Thermal resistance  
    junction to soldering  
    point  
    RthJSP  
    3
    K/W  
    K/W  
    simulated at exposed PRQ-619  
    pad;  
    Not subject to  
    production test -  
    specified by design.  
    Thermal resistance  
    junction to ambient  
    RthJA  
    –
    28  
    30  
    Not subject to  
    production test -  
    specified by design.  
    PRQ-383  
    Note:  
    Specified Rth values are according to Jedec JESD51-2,-5,-7 at natural convection on FR4 2s2p board; the  
    product (chip + package) was simulated on a 76.2 x 114.3 x 1.5 mm board with 2 inner copper layers  
    (2 x 70 µm Cu, 2 x 35 µm Cu). Where applicable a thermal via array under the exposed pad contacted  
    the first inner copper layer. Simulation done at TAMB = 85°C with all channels on, PDISSIPATION = 2 W and a  
    homogeneous temperature distribution across the device.  
    Datasheet  
    12  
    Rev.1.00  
    2022-05-03  

    IC37:专业IC行业平台

    专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

    网站导航 Datasheet资料库 电子术语 电子百科
    服务中心 常见问题 委托交易 会员服务
    关于我们 公司简介 联系我们 免责申明

    产品索引：ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789

    深圳网络警察报警平台 公共信息安全网络监察 经营性网站备案信息 不良信息举报中心 工商网监电子标识 全国公安机关备案
    服务电话：13715251531 ©2004-2025 IC37网 版权所有：ic37.com 版权申明 公网安备44030402000606 粤ICP备13051289号-6
     复制成功！