IBM043611QLAB
IBM041811QLAB
32K X 36 & 64K X 18 SRAM
Preliminary
X36 BGA Bump Layout (Top View)
1
VDDQ
NC
2
SA8
3
SA7
NC
4
NC
NC
VDD
5
SA4
NC
6
SA3
7
VDDQ
NC
A
B
C
D
E
F
NC
NC
NC
SA9
SA6
VSS
SA5
VSS
SA2
NC
DQ23
DQ19
VDDQ
DQ21
DQ26
VDDQ
DQ18
DQ24
DQ20
DQ25
DQ22
VDD
ZQ
SS
DQ17
DQ11
DQ15
DQ10
DQ13
VDD
DQ12
DQ16
VDDQ
DQ14
DQ9
VDDQ
VSS
VSS
VSS
VSS
G
G
H
J
SBWc
VSS
VREF
VSS
NC
NC
VDD
K
SBWb
VSS
VREF
VSS
K
L
DQ27
DQ32
VDDQ
DQ31
DQ28
DQ33
DQ29
DQ35
SA14
NC
DQ4
DQ7
DQ2
DQ6
DQ0
SA10
NC
DQ8
DQ3
VDDQ
SBWd
VSS
K
SBWa
VSS
M
N
P
R
T
SW
SA1
SA0
VDD
SA12
TCK
VSS
VSS
DQ34
DQ30
NC
DQ1
DQ5
NC
VSS
VSS
M1*
SA13
TDI
M2*
SA11
TDO
NC
ZZ
VDDQ
VDDQ
U
TMS
NC
Note: * M1 and M2 are clock mode pins. For this application, M1 and M2 need to connect to VSS and VDD, respectively.
X18 BGA Bump Layout (Top View)
1
2
3
4
5
6
7
VDDQ
NC
VDDQ
NC
A
B
C
D
E
F
SA8
NC
SA7
NC
NC
NC
VDD
SA4
NC
SA3
NC
NC
SA9
NC
SA6
VSS
SA5
VSS
VSS
SA2
DQ8
NC
NC
DQ9
NC
ZQ
SS
G
NC
VSS
DQ10
NC
DQ7
VDDQ
DQ5
NC
VDDQ
NC
VSS
VSS
DQ6
NC
G
H
J
DQ11
NC
SBWb
VSS
NC
NC
VDD
K
NC
VSS
DQ12
VDDQ
DQ4
VDD
NC
VDD
VREF
VSS
VREF
VSS
VDDQ
K
L
NC
DQ13
NC
DQ3
NC
DQ14
VDDQ
NC
K
SBWa
VSS
DQ2
NC
VSS
VDDQ
M
N
P
R
T
DQ15
NC
SW
SA1
SA0
VDD
NC
TCK
VSS
VSS
DQ16
NC
DQ1
NC
NC
DQ0
NC
VSS
VSS
DQ17
SA15
SA13
TMS
NC
M1
SA14
TDI
M2
SA11
SA10
NC
NC
SA12
TDO
ZZ
VDDQ
VDDQ
U
Note: * M1 and M2 are clock mode pins. For this application, M1 and M2 need to connect to VSS and VDD respectively.
©IBM Corporation, 1996. All rights reserved.
Use is further subject to the provisions at the end of this document.
03H9040
SA14-4659-04
Revised 7/96
Page 2 of 21
IBM [ IBM ]
