EDD51323DBH-LS
Pin Configurations
/xxx indicate active low signal.
90-ball FBGA
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
VSS DQ31 VSSQ
VDDQ DQ29 DQ30
VSSQ DQ27 DQ28
VDDQ DQ25 DQ26
VSSQ DQS3 DQ24
VDD DM3 NC
VDDQ DQ16 VDD
DQ17 DQ18 VSSQ
DQ19 DQ20 VDDQ
DQ21 DQ22 VSSQ
DQ23 DQS2 VDDQ
NC DM2 VSS
/WE /CAS /RAS
/CS BA0 BA1
G
H
J
CKE
A9
CK
/CK
A11 A12
A6
A7
A8
A5
A10 (AP) A0
A1
A3
K
L
A4
DM1
A2
DM0
VSSQ DQS1 DQ8
VDDQ DQ9 DQ10
VSSQ DQ11 DQ12
VDDQ DQ13 DQ14
VSS DQ15 VSSQ
DQ7 DQS0 VDDQ
DQ5 DQ6 VSSQ
DQ3 DQ4 VDDQ
DQ1 DQ2 VSSQ
VDDQ DQ0 VDD
M
N
P
R
(Top view)
Pin name
A0 to A12
BA0, BA1
DQ0 to DQ31
DQS0 to DQS3
/CS
Function
Pin name
CK
Function
Address inputs
Clock input
Bank select address
Data-input/output
Input and output data strobe
Chip select
/CK
Differential clock input
Clock enable
CKE
VDD
VSS
Power for internal circuit
Ground for internal circuit
Power for DQ circuit
Ground for DQ circuit
No connection
/RAS
Row address strobe
Column address strobe
Write enable
VDDQ
VSSQ
NC
/CAS
/WE
DM0 to DM3
Input mask
Preliminary Data Sheet E1432E20 (Ver. 2.0)
3
ELPIDA [ ELPIDA MEMORY ]
