CY7C1361B
CY7C1363B
1
Logic Block Diagram – CY7C1361B (256K x 36)
A0, A1, A
ADDRESS
REGISTER
A
[1:0]
MODE
ADV
CLK
BURST Q1
COUNTER
AND LOGIC
Q0
CLR
ADSC
ADSP
DQ
D
,
DQP
D
BW
D
BYTE
WRITE REGISTER
DQ
C
,
DQP
C
BYTE
WRITE REGISTER
DQ
B
,
DQP
B
BYTE
WRITE REGISTER
DQ
A
,
DQP
A
BW
A
BWE
GW
CE1
CE2
CE3
OE
DQ
A
,
DQP
A
BYTE
WRITE REGISTER
BYTE
WRITE REGISTER
DQ
D
,
DQP
D
BYTE
WRITE REGISTER
DQ
C
,
DQP
C
BYTE
WRITE REGISTER
DQ
B
,
DQP
B
BW
B
BYTE
WRITE REGISTER
BW
C
MEMORY
ARRAY
SENSE
AMPS
OUTPUT
BUFFERS
DQs
DQP
A
DQP
B
DQP
C
DQP
D
ENABLE
REGISTER
INPUT
REGISTERS
ZZ
SLEEP
CONTROL
2
Logic Block Diagram – CY7C1363B (512K x 18)
A0,A1,A
MODE
ADDRESS
REGISTER
A[1:0]
ADV
CLK
BURST Q1
COUNTER AND
LOGIC
CLR
Q0
ADSC
ADSP
DQ
B
,DQP
B
WRITE REGISTER
DQ
B
,DQP
B
WRITE DRIVER
BW
B
MEMORY
ARRAY
SENSE
AMPS
OUTPUT
BUFFERS
BW
A
BWE
GW
DQ
A
,DQP
A
WRITE REGISTER
DQ
A
,DQP
A
WRITE DRIVER
INPUT
REGISTERS
DQs
DQP
A
DQP
B
CE
1
CE
2
CE
3
OE
ENABLE
REGISTER
ZZ
SLEEP
CONTROL
Document #: 38-05302 Rev. *B
Page 2 of 34
CYPRESS [ CYPRESS SEMICONDUCTOR ]
