5–8
第5章:时钟网络和PLL的Cyclone III器件系列
时钟网络
clkena信号
Cyclone III器件系列支持
CLKENA
在GCLK网络电平信号。
这可以让你门关闭,即使使用PLL时钟。在重新启用
输出时钟, PLL不需要重新同步或重新锁定期间,因为
门电路关闭在时钟网络级的时钟。此外,该锁相环可以保持
锁定的独立的
CLKENA
信号,因为在循环相关的计数器是不
的影响。
说明如何实现
CLKENA
信号。
图5-4 。 clkena实现
CLKENA
CLKIN
D
Q
clkena_out
CLK_OUT
1
该
CLKENA
电路控制PLL的输出C0至一个输出管脚
用两个寄存器,而不是一个单一寄存器来实现,如图中
示出了用于时钟输出使能波形的例子。该
CLKENA
信号
被采样的时钟(卡尔金)的下降沿。
1
此功能对于那些需要低功率或睡眠模式的应用非常有用。
图5-5 。 clkena实现:输出使能
CLKIN
CLKENA
CLK_OUT
该
CLKENA
信号还可以禁用时钟输出,如果系统不耐受
在PLL频率同步超调。
的Cyclone III器件手册
第1卷
2012年7月Altera公司