第5章：时钟网络和PLL的Cyclone III器件系列
时钟反馈模式
5–11
示出了用于锁相环外部时钟输出。
图5-7 。外部时钟输出的锁相环
C0
C1
C2
PLL ＃
C3
C4
clkena 0
(1)
clkena 1
(1)
PLL #_CLKOUTp
(2)
PLL #_CLKOUTn
(2)
注释
（ 1 ）这些外部时钟使能信号可使用ALTCLKCTRL宏功能，只有当。
(2)
PLL ＃ _CLKOUTp
和
PLL ＃ _CLKOUTn
管脚是两用I / O引脚，可以直接使用一个单端或者一个
差分时钟输出。
差分输出对的每个引脚180 °异相。 Quartus II软件
地方非门在你的设计中融入了I / O单元实现180 °相位
相对于对中的另一个销。时钟输出管脚对支持相同
I / O标准为标准输出引脚（在顶部和底部的银行），以及LVDS，
LVPECL ，差分HSTL和差分SSTL 。
f
要确定哪些I / O标准是由PLL时钟输入和输出支持
销，指的是
篇章。
的Cyclone III器件系列的PLL可以驱除通过任何常规的I / O引脚
GCLK 。您也可以使用外部时钟输出引脚作为通用I / O引脚，如果
不需要外部PLL时钟。
时钟反馈模式
的Cyclone III器件系列PLL支持多达四个不同的时钟反馈模式。
每种模式都允许时钟乘法和除法，相移，并
可编程占空比。
2012年7月
Altera公司。
的Cyclone III器件手册
第1卷
ALTERA [ ALTERA CORPORATION ]
