[AK4612]
AK4612のADCとDACはPMVR bit = “1” のときPMADC bitとPMDAC bitでそれぞれ独立にパワーダウンできま
す。また、ADC1-3はPMAD1-3 bitでそれぞれ独立にパワーダウンができ、DAC1-4はPMDA1-4 bitでそれぞれ
独立にパワーダウンができます。このときレジスタ値は初期化されません。PMADC = “0”のときSDTO1-3 pin
は“L” になります。PMDAC = “0”のとき、アナログ出力はDVMPD pin = “L”であればVCOM電圧、DVMPD pin
= “H”であればHi-Zを出力しDZF1-2 pinは“H” になります。このとき異音が生じるので、問題になる場合は外
部でミュートして下さい。Figure 45にパワーダウン及びパワーアップ時のシーケンス例を示します。
PMVR bit
4~5/fs (10)
3~4/fs (11)
518/fs
PMADC/PMDAC bit
(1)
ADC Internal
State
Normal Operation
Normal Operation
Power-down
Power-down
Init Cycle
516/fs
Normal Operation
(2)
DAC Internal
State
Init Cycle
Normal Operation
GD
(3)
GD
ADC In
(Analog)
(4)
ADC Out
(Digital)
(6)
“0”data
DAC In
(Digital)
“0”data
(3)
GD
GD
(7)
(5)
(7)
DAC Out
(Analog)
Clock In
MCLK,LRCK,SCLK
Don’t care
(8)
8∼9/fs (12)
DZF1/DZF2
External
Mute
(9)
Mute ON
注：
(1) ADCはパワーダウン解除後、アナログ部が初期化されます。
(2) DACはパワーダウン解除後、アナログ部が初期化されます。
(3) アナログ入力に対するディジタル出力、ディジタル入力に対するアナログ出力は群遅延をもちます。
(4) パワーダウン時ADC出力は“0” データです。
(5) パワーダウン時DAC出力はDVMPD pin = “L”であればVCOM電圧、DVMPD pin = “H”であればHi-Zです。
(6) アナログ部の初期化終了時ADC出力に異音が出力されます。異音が問題になる場合はディジタル出力を
ミュートして下さい。
(7) PMDAC bit に“0”を書き込んでから4~5/fs後、及びPMDAC bit に“1”を書き込んでから519∼520/fs後で異
音が出力されます。
(8) パワーダウン状態(PMDAC bit = “0”)では、DZF1-2 pinは“H” になります。
(9) 異音(7)が問題になる場合はアナログ出力を外部でミュートして下さい。
(10) PMADC bitに“0”を書き込んでから該当するADCがパワーダウンするまで4~5/fs かかります。
PMDAC bitに“0”を書き込んでから該当するDACがパワーダウンするまで4~5/fs かかります。
(11) PMADC bit 及びPMDAC bitを“1”にしてから初期化サイクルが開始するまで3∼4/fsかかります。
(12) PMDAC bitに“1”を書き込んでから8~9/fs後“L” になります。
Figure 45. ビットパワーダウン／ビットパワーアップシーケンス例
MS1039-J-01
2009/06
- 46 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
