[AK4612]
■ パワーダウン機能
AK4612のADCとDACはパワーダウンピン(PDN pin)を “L” にすることでパワーダウンでき、このとき同時に
各ディジタルフィルタがリセットされます。PDN = “L”で内部レジスタ値は初期化されます。パワーダウンモ
ード時、SDTO1-3, DZF1-2 pinは“L” になり、アナログ出力はDVMPD pin = “L”のときVCOM電圧、DVMPD pin
= “H”のときHi-Zを出力します。このリセットは電源投入時に必ず一度行って下さい。ADCの場合、パワーダ
ウンモードが解除されると3～4/fs後、初期化サイクル(518/fs)が開始されます。そのため、出力データSDTO1-3
は521～522 x LRCKサイクル後確定します。DACの場合、パワーダウンモードが解除されると3～4/fs後、初
期化サイクル(516/fs)が開始されます。初期化中、アナログ出力はDVMPD pin = “L”であればVCOM電圧、
DVMPD pin = “H”であればHi-Zを出力します。Figure 44にパワーダウン及びパワーアップ時のシーケンス例を
示します。
Power
(10)
3~4/fs
PDN
(12)
(1)
518/fs
ADC Internal
State
Init Cycle
Normal Operation
Normal Operation
Power-down
Power-down
516/fs
(2)
DAC Internal
State
Init Cycle
(3)
GD
GD
ADC In
(Analog)
ADC Out
(Digital)
“0”data
“0”data
(6)
(4)
“0”data
“0”data
DAC In
(Digital)
(3)
GD
GD
(5)
(7)
(7)
DAC Out
(Analog)
(7)
Clock In
MCLK,LRCK,SCLK
Don’t care
Don’t care
(11)
10~11/fs
(7)
DZF1/DZF2
Don’t care
External
Mute
Mute ON
(9)
Mute ON
注：
(1) ADCはパワーダウン解除後、アナログ部が初期化されます。
(2) DACはパワーダウン解除後、アナログ部が初期化されます。
(3) アナログ入力に対するディジタル出力、ディジタル入力に対するアナログ出力は群遅延をもちます。
(4) パワーダウン時ADC出力は“0” データです。
(5) パワーダウン時DAC出力はDVMPD pin = “L”であればVCOM電圧、DVMPD pin = “H”であればHi-Zです。
(6) アナログ部の初期化終了時ADC出力に異音が出力されます。異音が問題になる場合はディジタル出力を
ミュートして下さい。
(7) PDN pinの立ち下がりエッジ、及びPDN pinの立ち上がりエッジの519∼520/fs後で異音が出力されます。
(8) パワーダウン状態(PDN pin = “L”)では、DZF1-2 pinは“L” になります。
(9) 異音(7)が問題になる場合はアナログ出力を外部でミュートして下さい。
(10) PDN pin を“H”にしてから初期化サイクルが開始するまで3∼4/fsかかります。
(11) PDN pin を“H”にしてから10∼11/fsの間はDZF= “L”です。
(12) PDN pin = “L”の状態で電源を投入し、すべての電源が立ち上がった後、PDN pinを“H”にしてください。
Figure 44. ピンパワーダウン／ピンパワーアップシーケンス例
MS1039-J-01
2009/06
- 45 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
