[AK4612]
■ ADC個別パワーダウン機能
AK4612ではADCパワーマネジメントビットPMAD3-1 bitにより個別にパワーダウンをすることができます。
パワーマネジメントビットPMAD3-1 bitが“0”のとき、該当するADCのアナログ部、ディジタル部は共にパワ
ーダウンされます。各ADCはパワーダウン解除後、アナログ部が初期化されます。アナログ入力に対するデ
ィジタル出力は群遅延(GD)をもちます。パワーダウン時ADC出力は“0” データです。アナログ部の初期化終
了時ADC出力に異音が出力されます。異音が問題になる場合はディジタル出力をミュートして下さい。
PMAD3-1 bit
4~5/fs (1)
2~3/fs (2)
2~3/fs (2)
4~5/fs (1)
Power Down Channel
ADCDigital
Internal State
Power-down
Power-down
Power-down
Normal Operation
Normal Operation
Normal Operation
518/fs (3)
Init Cycle
518/fs (3)
Init Cycle
ADC Analog
Internal State
Normal Operation
GD
Normal Operation Power-down
Normal Operation
(4)
GD
(4)
ADC In
(Analog)
(5)
“0”data
ADC Out
(Digital)
(6)
(6)
Normal Operation Channel
(4)
(4)
GD
GD
ADC In
(Analog)
(5)
“0”data
ADC Out
(Digital)
Clock In
MCLK,LRCK,SCLK
注：
(1) PMAD3-1 bitに“0”を書き込んでから該当するADCがパワーダウンするまで4~5/fs かかります。
(2) PMAD3-1 bitに“1”を書き込んでから初期化サイクルが開始するまで2∼3/fsかかります。
(3) ADCはパワーダウン解除後、アナログ部が初期化されます。
(4) アナログ入力に対するディジタル出力は群遅延(GD)をもちます。
(5) パワーダウン時ADC出力は“0” データです。
(6) アナログ部の初期化終了時ADC出力に異音が出力されます。異音が問題になる場合はディジタル出
力をミュートして下さい。
Figure 47. ADC個別パワーダウン例
MS1039-J-01
2009/06
- 48 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
