引脚功能描述
ADSP- 21161N管脚定义如下所列。输入识别
作为同步（ S）必须满足对于时序要求
对于CLKIN （或相对于TCK为TMS，TDI ） 。输入iDEN的
tified异步（A ）可以异步断言
CLKIN （或TCK的TRST ） 。领带或拉未使用的输入到
V
DDEXT
或GND ，但以下情况除外：
• ADDR23-0 ， DATA47-0 ， BRST ， CLKOUT （注：这些
针对启用逻辑电平保持电路
ADSP- 21161N DSP与ID2-0 = 00X ）。
• PA ， ACK ， RD ， WR ， DMARx ， DMAGx ， （ ID2-0 = 00X ）
（注：这些引脚对上拉启用
ADSP- 21161N DSP与ID2-0 = 00X ）。
• LxCLK ， LxACK ， LxDAT7-0 （ LxPDRDE = 0 ） （注：参见
在链路端口缓冲控制寄存器的位定义
ADSP-21161N
SHARC DSP硬件参考。 ）
• DXA ， DXB ， SCLKx ， SPICLK ， MISO ， MOSI ，动车组，
TMS ， TRST ， TDI （注：这些引脚有一个上拉）
表2.引脚功能描述
针
ADDR23–0
TYPE
I / O / T
功能
外部总线地址。
在ADSP - 21161N输出这些外部存储器地址和外设
销。其他的IOP寄存器，在多处理器系统中读取总线主机输出地址/写
ADSP - 21161Ns ，而其他内部存储器资源，可以间接地通过DMA控制（即访问
是，访问IOP DMA参数寄存器） 。在ADSP- 21161N输入地址时，主机处理器或
多处理总线主机读取或写入的IOP寄存器。在DSP上的ADDR23-0引脚保持锁存
保持输入在它最后一次驱动的水平。该锁时，才启用的ADSP- 21161N带
ID2–0=00x.
外部总线数据。
这两个引脚上ADSP- 21161N输入和输出数据和指令。拉
关于未使用的数据管脚的电阻是没有必要的。一个门将锁定在DSP上的DATA47-16销保持
在输入电平上次驱动。该锁时，才启用的ADSP- 21161N与ID2-0 = 00X 。
注意：
DATA15-8引脚（复用L1DAT7-0 ）也可用于扩展数据总线，如果链路端口
禁用并且将不被使用。此外， DATA7-0引脚（复用L0DAT7-0 ）也可用于扩展
如果不使用该链路端口的数据总线。这使得来自外部的SBSRAM执行48位指令
（系统时钟速度，外部端口） ，SRAM （系统时钟速度，外部端口）和SDRAM （核心时钟或二分之一
内核时钟速度） 。该IPACKx指令打包模式位SYSCON应正确设置（ IPACK1-0 =为0x1 ）
启用此完整的指令宽度/无包装运作模式。
内存选择线路。
这些输出（低电平）作为片选对应的银行
外部存储器。记忆库的大小是固定的，以16M的话，非SDRAM和64M字SDRAM 。
的MS3-0输出被译码的存储器地址线。在异步存取方式下， MS3-0输出
与另一地址的输出进行转换。在同步访问模式中， MS3-0输出断言与
其他的地址线;然而，它们不置位后的第一个CLKIN周期中的ACK被采样断言。在一个
多处理器系统中， MSX信号是由从SHARC处理器跟踪。
存储器读选通。
RD被断言时，ADSP- 21161N中读取从外部存储器或从一个字
其他ADSP- 21161Ns的IOP寄存器。外部设备，包括其他的ADSP- 21161Ns ，必须断言RD
从ADSP- 21161N IOP寄存器内存的一个字读。在一个多处理器系统， RD驱动
总线主机。 RD有20 k内部上拉电阻启用了DSP的与ID2-0 = 00X 。
存储器写低频闪。
WR有效时， ADSP - 21161N写一个字的外部存储器或IOP
其他ADSP- 21161Ns的寄存器。外部设备必须断言WR写入到ADSP- 21161N IOP寄存器。
在一个多处理器系统中，主机把WR 。 WR有20 k内部上拉电阻器已启用
对DSP与ID2-0 = 00X 。
下面的符号出现在类型列
A =异步，G =地面， I =输入， O =输出，
P =电源，S =同步， （ A / D） =有源驱动，
（O / D） =漏极开路，和T =三态（当SBTS是
断言或当ADSP - 21161N是总线从设备） 。
不同于以往的SHARC处理器的ADSP- 21161N CON-
tains相当于50内部串联电阻
所有
输入/输出驱动器，除了CLKIN和XTAL引脚。
因此，对于跟踪大于6英寸长，外部串联电阻
不需要在控制，数据，时钟，或帧同步引脚器
以抑制来自于点 - 传输线效应的思考
对点连接。然而，对于更复杂的网络
如星形结构，串联终端仍是
推荐使用。
DATA47–16
I / O / T
MS3–0
I / O / T
RD
I / O / T
WR
I / O / T
版本C |
第11页60 |
2013年1月
AD [ ANALOG DEVICES ]
