表2.引脚功能说明（续）
针
REDY
DMAR1
DMAR2
DMAG1
TYPE
O（ O / D）
I / A
I / A
O / T
功能
主机总线应答。
在ADSP- 21161N拉高REDY （低）到等待状态添加到一个主机访问它
IOP寄存器，当CS和HBR输入有效。
DMA请求1
（ DMA信道11 ） 。外部端口设备断言请求DMA服务。 DMAR1有
20 k内部上拉电阻启用了DSP的与ID2-0 = 00X 。
DMA请求2
（ DMA信道12 ） 。外部端口设备断言请求DMA服务。 DMAR2有
20 k内部上拉电阻启用了DSP的与ID2-0 = 00X 。
DMA格兰特1
（ DMA信道11 ） 。通过ADSP- 21161N认定，以表明所请求的DMA开始于
下一个周期。仅总线主控驱动。 DMAG1有20 k内部上拉电阻启用了DSP的
与ID2-0 = 00X 。
DMA格兰特2
（ DMA信道12 ） 。通过ADSP- 21161N认定，以表明所请求的DMA开始于
下一个周期。仅总线主控驱动。 DMAG2有20 k内部上拉电阻启用了DSP的
与ID2-0 = 00X 。
多总线请求。
使用多处理器ADSP- 21161Ns仲裁的总线控制。一
ADSP- 21161N仅驱动其自身的BRX线（对应于它的ID2-0输入的值），并监视所有
其他人。在一个多处理器系统中具有小于6的ADSP- 21161Ns ，未使用的BRX引脚应拉
高;处理器自身的BRX线不能被拉高或拉低，因为它是一个输出端。
总线的主机输出。
在多处理器系统中，表示ADSP- 21161N是否是最新的总线主控
的共享外部总线。在ADSP- 21161N驱动BMSTR高只有当它的总线主控。在一个单
处理器系统（ ID = 000） ，处理器驱动该引脚为高电平。该引脚用于调试目的。
多ID。
决定了多进程所使用的ADSP- 21161N总线请求（ BR6 - BR1 ） 。
ID = 001对应于BR1 ，ID = 010对应于BR 2 ，依此类推。使用ID = 000或ID = 001的单
处理器的系统。这些线路都是应该被硬连线或仅改变了一个系统配置选择
在复位。
旋转优先级的总线仲裁选择。
当RPBA高，多处理器总线的旋转优先
仲裁被选中。当RPBA低，固定优先级选择。这个信号是一个系统配置
选择必须被设置为在每个ADSP- 21161N相同的值。如果RPBA的值发生变更
系统运行，它必须在每隔ADSP- 21161N同一CLKIN的周期被改变。
优先上网。
断言其PA引脚使能的ADSP- 21161N总线从中断的背景DMA
转移和向外部总线增益的访问。 PA连接到所有的ADSP- 21161Ns在系统中。如果访问
不需要在系统中的优先级， PA引脚应悬空。 PA有20 k内部上拉
电阻器已启用的DSP与ID2-0 = 00X 。
数据的发送或接收通道A
（串行端口0，1， 2 ，3）。每个DXA引脚具有内部上拉电阻。
双向数据引脚。这个信号可以被配置为输出到传输串行数据，或者作为输入提供给
接收串行数据。
数据的发送或接收通道B
（串行端口0，1， 2 ，3）。每个DXB引脚具有内部上拉电阻。
双向数据引脚。这个信号可以被配置为输出到传输串行数据，或者作为输入提供给
接收串行数据。
发送/接收串行时钟
（串行端口0，1， 2 ，3）。每个SCLK引脚具有内部上拉电阻。这
信号可以是内部或外部产生。
发送或接收帧同步
（串行端口0，1， 2 ，3）。帧同步脉冲启动串行数据的移位。
这个信号被内部或外部产生的。它可以是高或低，或早或迟框架
同步，在参考串行数据的移位。
串行外设接口时钟信号。
由主机驱动，该信号控制着数据的速率
传输。主人可以在不同的波特率传输数据。 SPICLK循环一次，每个位传输
mitted 。 SPICLK是一个选通时钟也就是在数据传输期间活跃，只对所传送的字的长度。
从机设备忽略串行时钟，如果从机选择输入驱动为无效（高） 。 SPICLK用于偏移
出来，转向在驱动上的MISO和MOSI线上的数据。该数据总是移出一个时钟沿
时钟和采样时钟的相对边缘。时钟极性和时钟相位相对于数据
被编程进SPICTL控制寄存器，并定义传送格式。 SPICLK有50 k内部
上拉电阻。
DMAG2
O / T
BR6–1
I / O / S
BMSTR
O
ID2–0
I
RPBA
I / S
PA
I / O / T
DXA
I / O
DXB
I / O
SCLKX
FSX
I / O
I / O
SPICLK
I / O
版本C |
第13页60 |
2013年1月
AD [ ANALOG DEVICES ]
