表2.引脚功能说明（续）
针
CLKDBL
TYPE
I
功能
水晶双模式使能。
该引脚用于使能2双时钟电路，其中CLKOUT可以
被配置为1或CLKIN的2率。这CLKIN双电路的主要目的是要使用
在与内部时钟发生器和XTAL管脚相结合的外部晶振。内部时钟
与XTAL引脚和外部晶振配合使用时，发电机的设计支持高达
最高27.5 MHz的外部晶振频率。 CLKDBL可以用在XTAL模式，以产生55兆赫
输入到PLL 。该2时钟模式使能（在RESET低）通过捆绑CLKDBL到GND ，否则是
连接到V
DDEXT
对于1时钟模式。例如，这使得能够使用一个27.5兆赫的晶体，使110
MHz内核时钟速率和55 MHz的CLKOUT操作时CLK_CFG0 = 0 ， CLK_CFG1 = 0和CLKDBL = 0 。
该引脚也可以被用于产生不同的时钟速率的比率为外部时钟振荡器为好。该
可能的时钟频率比选项（高达110兆赫）的任一CLKIN （外部时钟振荡器）或XTAL （晶
输入）示于
一个8 ：1的比例使得能够使用一个12.5MHz的晶体以产生100
MHz内核（指令时钟）速率和25MHz的CLKOUT （外部端口）的时钟速率。另请参阅
注意：
当使用外部晶振，该晶振最高频率不能超过27.5兆赫。对于所有其它
外部时钟源，最大CLKIN频率为55兆赫。
本地时钟输出。
CLKOUT是1或2和驱动在任1或2 CLKIN频率的频率
当前的总线主控。该频率由CLKDBL销来确定。这个输出三态时，
ADSP - 21161N不总线主机或者主机控制总线（ HBG断言） 。对A门将锁
DSP的CLKOUT引脚保持在一级，最后驱动输出。该锁时，才启用的ADSP-
21161N与ID2-0 = 00X 。
如果CLKDBL启用， CLKOUT = 2
CLKIN
如果CLKDBL禁用， CLKOUT = 1
CLKIN
注意：
CLKOUT仅由控制
CLKDBL
引脚和工作在任1
CLKIN或2
CLKIN 。
不要在多处理系统中使用CLKOUT 。使用CLKIN代替。
处理器复位。
复位ADSP- 21161N到已知状态，并开始执行程序存储器
由硬件复位向量地址指定的位置。 RESET输入必须有效（低）在上电时。
复位输出。
当RSTOUT被占用（低）时，此引脚显示核心块复位。它被拉高
复位后， 4080次循环为无效，表明PLL稳定和锁定。
测试时钟（ JTAG） 。
提供了JTAG边界扫描时钟。
测试模式选择（ JTAG ） 。
用于控制测试状态机。 TMS拥有20 k内部上拉电阻。
测试数据输入（ JTAG） 。
规定了边界扫描逻辑的串行数据。 TDI拥有20 k内部上拉
电阻器。
测试数据输出（ JTAG） 。
边界扫描路径的串行扫描输出。
测试复位（ JTAG ） 。
复位测试状态机。 TRST必须有效（低脉冲）后，上电或举行
低的ADSP- 21161N的正确操作。 TRST有20 k内部上拉电阻。
仿真状态。
必须连接到JTAG的ADSP- 21161N ADI公司DSP工具产品线
仿真器只针对板连接器。动车组有50 k内部上拉电阻。
核心供电。
名义上+1.8 V直流和提供DSP内核处理器（ 14引脚） 。
I / O电源。
名义上+3.3 V直流。 （13引脚）。
模拟电源。
名义上+1.8 V直流和提供DSP的内部PLL（时钟发生器） 。该引脚
具有相同的规格为V
DDINT
，所不同的是加入滤波电路是必需的。
模拟电源返回。
电源的回报。
（ 26引脚） 。
不要连接。
保留引脚必须悬空，并悬空。 （ 4针）
CLKOUT
O / T
RESET
RSTOUT
TCK
TMS
TDI
TDO
TRST
动车组
V
DDINT
V
DDEXT
AVDD
I / A
O
I
I / S
I / S
O
I / A
O（ O / D）
P
P
P
AGND
GND
NC
1
G
G
RSTOUT只存在硅1.2版本和更高。
版本C |
第15页60 |
2013年1月
AD [ ANALOG DEVICES ]
