欢迎访问ic37.com |
会员登录 免费注册
发布采购

XC3S200A-4FTG256C 参数 Datasheet PDF下载

XC3S200A-4FTG256C图片预览
型号: XC3S200A-4FTG256C
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 448 CLBs, 200000 Gates, 250MHz, 4032-Cell, CMOS, PBGA256, LEAD FREE, FPTBGA-256]
分类和应用: 时钟可编程逻辑
文件页数/大小: 132 页 / 3936 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XC3S200A-4FTG256C的Datasheet PDF文件第86页浏览型号XC3S200A-4FTG256C的Datasheet PDF文件第87页浏览型号XC3S200A-4FTG256C的Datasheet PDF文件第88页浏览型号XC3S200A-4FTG256C的Datasheet PDF文件第89页浏览型号XC3S200A-4FTG256C的Datasheet PDF文件第91页浏览型号XC3S200A-4FTG256C的Datasheet PDF文件第92页浏览型号XC3S200A-4FTG256C的Datasheet PDF文件第93页浏览型号XC3S200A-4FTG256C的Datasheet PDF文件第94页  
Pinout Descriptions  
Differences Between XC3S200A/XC3S400A and XC3S700A/XC3S1400A  
The XC3S700A and XC3S1400A FPGAs have several  
additional power and ground pins as compared to the  
XC3S200A and XC3S400A. Table 76 summarizes all the  
differences. All dedicated and dual-purpose configuration  
pins are in the same location.  
Table 76: Differences Between XC3S200A/XC3S400A  
and XC3S700A/XC3S1400A (Continued)  
XC3S200A  
XC3S700A  
FT256  
Ball  
XC3S400A  
XC3S1400A  
Bank  
Pin Name  
Type  
I/O  
Pin Name  
GND  
Type  
Table 76: Differences Between XC3S200A/XC3S400A  
and XC3S700A/XC3S1400A  
N10  
M10  
2
2
IO_L13P_2  
IO_L13N_2  
GND  
I/O  
VCCAUX  
VCCAUX  
XC3S200A  
XC3S400A  
XC3S700A  
IP_2/  
FT256  
Ball  
XC3S1400A  
P6  
2
IO_L07N_2  
I/O  
VREF  
Bank  
VREF_2  
Pin Name  
Type  
I/O  
Pin Name  
Type  
GND  
I/O  
L8  
L7  
2
2
IP_2  
IP_2  
INPUT GND  
GND  
F8  
0
0
IO_L14P_0  
IO_L03N_0  
GND  
INPUT VCCINT  
VCCINT  
D11  
I/O  
IO_L06P_0  
IP_2/  
VCCO  
M9  
L10  
M8  
L9  
2
2
2
2
VCCO_2  
VREF  
GND  
VREF_2  
IO_L06N_0/  
VREF_0  
D10  
0
IO_L06P_0  
I/O  
VREF  
IP_2/  
VREF_2  
VREF GND  
VREF GND  
VREF VCCINT  
F7  
F9  
0
0
0
IP_0  
IP_0  
IP_0  
INPUT GND  
GND  
GND  
I/O  
IP_2/  
VREF_2  
INPUT GND  
GND  
D12  
INPUT IO_L03N_0  
IP_2/  
VREF_2  
VCCINT  
IP_0/  
VREF_0  
E9  
0
INPUT IO_L14P_0  
I/O  
H5  
J6  
3
3
3
3
3
3
IO_L10N_3  
IO_L17N_3  
IO_L09P_3  
IO_L17P_3  
IO_L09N_3  
IO_L10P_3  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
GND  
GND  
GND  
D6  
0
0
IP_0  
IP_0  
INPUT VCCAUX  
INPUT VCCINT  
VCCAUX  
VCCINT  
GND  
F10  
G3  
J4  
IO_L07N_3  
IP_3  
I/O  
IO_L06N_0/  
VREF_0  
E10  
M13  
0
1
VREF GND  
GND  
IP  
H4  
H6  
VCCAUX  
VCCINT  
VCCAUX  
VCCINT  
IP_1/  
I/O  
IO_L05P_1  
VREF  
VREF_1  
F11  
H11  
K11  
G11  
H10  
J11  
1
1
1
1
1
1
IP_L25N_1 INPUT GND  
IP_L13N_1 INPUT GND  
IP_L04P_1 INPUT GND  
IP_L21N_1 INPUT VCCINT  
IP_L13P_1 INPUT VCCINT  
IP_L09N_1 INPUT VCCINT  
GND  
GND  
IO_L22P_3/  
VREF_3  
N2  
G4  
3
3
IO_L22P_3  
IO_L07N_3  
I/O  
I/O  
VREF  
VREF  
IP_3/  
VREF_3  
GND  
VCCINT  
VCCINT  
VCCINT  
G6  
H7  
K5  
E4  
L5  
J7  
3
3
3
3
3
3
3
IP_L06P_3 INPUT GND  
IP_L13P_3 INPUT GND  
IP_L21P_3 INPUT GND  
IP_L04P_3 INPUT IO_L04P_3  
IP_L25P_3 INPUT VCCAUX  
IP_L13N_3 INPUT VCCINT  
IP_L21N_3 INPUT VCCINT  
IP_3/  
GND  
GND  
GND  
IO_L14N_1/  
RHCLK VCCAUX  
RHCLK5  
H14  
J14  
H12  
G12  
J10  
K12  
F12  
1
1
1
1
1
1
1
VCCAUX  
VREF  
VREF  
GND  
I/O  
VCCAUX  
VCCINT  
VCCINT  
IO_L14P_1/  
RHCLK4  
IP_1/  
RHCLK  
VCCO  
VREF_1  
IP_1/  
VREF_1  
VCCO_1  
K6  
IP_L21P_1/  
VREF_1  
J5  
G5  
L6  
F4  
3
3
3
3
VCCO_3  
VCCO  
VREF  
GND  
GND  
I/O  
VREF GND  
VREF GND  
VREF GND  
VREF VCCAUX  
VREF_3  
IP_L06N_3/  
VREF_3  
IP_L09P_1/  
VREF_1  
VREF GND  
GND  
IP_L25N_3/  
VREF_3  
IP_L04N_1/  
VREF_1  
VREF GND  
GND  
IP_L04N_3/  
VREF_3  
IP_L25P_1/  
VREF_1  
VREF IO_L04N_3  
VCCAUX  
IO_L05N_1/  
VREF_1  
IP_1/  
VREF  
M14  
N7  
1
2
VREF  
GND  
VREF_1  
IO_L07P_2  
I/O  
GND  
90  
www.xilinx.com  
DS529-4 (v2.0) August 19, 2010  
 
 复制成功!