欢迎访问ic37.com |
会员登录 免费注册
发布采购

XC3S100E-4VQG100CS1 参数 Datasheet PDF下载

XC3S100E-4VQG100CS1图片预览
型号: XC3S100E-4VQG100CS1
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 572MHz, 2160-Cell, CMOS, PQFP100,]
分类和应用: 时钟可编程逻辑
文件页数/大小: 227 页 / 6528 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第219页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第220页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第221页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第222页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第223页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第225页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第226页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第227页  
Spartan-3E FPGA Family: Pinout Descriptions  
Bank 0  
X-Ref Target - Figure 88  
FG484 Footprint  
1
2
3
4
5
6
7
8
9
10  
11  
Left Half of Package  
(top view)  
INPUT INPUT  
L37P_0  
I/O  
L35N_0  
I/O  
L35P_0  
I/O  
L33N_0  
I/O  
L33P_0  
I/O  
L30P_0  
I/O  
L24N_0  
I/O  
L24P_0  
GND  
GND  
A
B
C
D
E
F
L37N_0  
I/O  
I/O  
L39P_0  
I/O  
L39N_0  
I/O  
L30N_0  
I/O  
L28P_0  
PROG_B  
VCCO_0  
VCCO_0  
TDI  
I/O  
GND  
L21N_0  
GCLK11  
I/O: Unrestricted,  
214  
I/O  
general-purpose user I/O  
I/O  
L01N_3  
I/O  
L01P_3  
I/O  
L40P_0  
INPUT INPUT INPUT  
I/O  
L28N_0  
I/O  
L25P_0  
GND  
I/O  
L21P_0  
L34P_0  
L34N_0  
L31N_0  
GCLK10  
INPUT: User I/O or  
reference resistor input for  
bank  
I/O  
L02N_3  
VREF_3  
I/O  
I/O  
I/O  
72  
I/O  
L04P_3  
I/O  
L02P_3  
I/O  
L38P_0  
I/O  
L36P_0  
INPUT  
L31P_0  
I/O  
L29P_0  
I/O  
L22N_0  
L40N_0  
L38N_0  
L25N_0  
HSWAP  
VREF_0  
VREF_0  
I/O  
L04N_3  
I/O  
L03N_3  
I/O  
I/O  
I/O  
I/O  
DUAL: Configuration pin,  
VCCO_3  
INPUT  
GND  
VCCAUX  
VCCO_0  
INPUT  
GND  
GND  
46  
28  
16  
2
L03P_3  
L36N_0  
L29N_0  
L22P_0  
then possible user I/O  
I/O  
L32N_0  
VREF_0  
I/O  
L07N_3  
I/O  
L05P_3  
I/O  
L05N_3  
I/O  
L32P_0  
INPUT INPUT  
VREF: User I/O or input  
voltage reference for bank  
INPUT  
I/O  
L23N_0  
L23P_0  
I/O  
I/O  
L07P_3  
I/O  
L06P_3  
I/O  
L06N_3  
I/O  
L08P_3  
INPUT INPUT  
VCCO_0  
INPUT  
I/O  
L08N_3  
G
H
J
CLK: User I/O, input, or  
clock buffer input  
L26N_0  
L26P_0  
VREF_3  
INPUT  
L20N_0  
GCLK9  
I/O  
L11N_3  
I/O  
L10N_3  
I/O  
L10P_3  
I/O  
I/O  
I/O  
I/O  
VCCO_3  
INPUT  
INPUT  
I/O  
CONFIG: Dedicated  
configuration pins  
L09N_3  
L09P_3  
L27N_0  
L27P_0  
I/O  
L13N_3  
VREF_3  
I/O  
L11P_3  
I/O  
L12P_3  
I/O  
L12N_3  
I/O  
L14N_3  
VCCO_3  
INPUT  
GND  
GND  
GND VCCINT  
I/O  
JTAG: Dedicated JTAG  
port pins  
4
I/O  
L16N_3  
I/O  
L13P_3  
I/O  
I/O  
I/O  
I/O  
INPUT  
GND  
VCCINT GND VCCINT  
GND VCCINT VCCINT  
VCCINT GND VCCINT  
K
L
L15N_3  
L15P_3  
L17P_3  
L14P_3  
GND: Ground  
48  
28  
16  
10  
0
I/O  
L18N_3  
LHCLK1  
I/O  
L19P_3  
LHCLK2  
I/O  
L16P_3  
INPUT  
VREF_3  
I/O  
L17N_3  
VCCAUX  
VCCO: Output voltage  
supply for bank  
I/O  
L20P_3  
LHCLK4  
TRDY2  
I/O  
L19N_3  
LHCLK3  
IRDY2  
I/O  
L21P_3  
I/O  
L21N_3  
I/O  
L18P_3  
VCCO_3  
INPUT  
VCCO_3  
INPUT  
M
N
P
R
T
LHCLK6 LHCLK7 LHCLK0  
VCCINT: Internal core  
supply voltage (+1.2V)  
I/O  
L20N_3  
LHCLK5  
I/O  
I/O  
I/O  
L22N_3  
I/O  
L22P_3  
I/O  
L23P_3  
VCCAUX  
INPUT  
INPUT  
VCCINT GND  
L24N_3  
VREF_3  
L24P_3  
VCCAUX: Auxiliary supply  
voltage (+2.5V)  
I/O  
L25P_3  
I/O  
L25N_3  
I/O  
L27P_3  
I/O  
L27N_3  
I/O  
L26P_3  
I/O  
L23N_3  
I/O  
GND  
GND  
GND  
L17P_2  
N.C.: Not connected  
I/O  
I/O  
I/O  
L28P_3  
I/O  
L28N_3  
I/O  
L29N_3  
I/O  
L29P_3  
I/O  
L30P_3  
I/O  
L26N_3  
I/O  
L17N_2  
L20P_2  
VCCO_3  
INPUT  
L13N_2  
D4  
GCLK14  
VREF_2  
I/O  
INPUT  
VREF_3  
I/O  
L32N_3  
I/O  
L32P_3  
I/O  
L30N_3  
I/O  
L10N_2  
I/O  
L13P_2  
I/O  
L16P_2  
L20N_2  
D3  
INPUT  
GND  
INPUT  
GCLK15  
I/O  
I/O  
L31P_3  
I/O  
L31N_3  
I/O  
L34P_3  
I/O  
L34N_3  
I/O  
L07N_2  
I/O  
L10P_2  
I/O  
L16N_2  
L19N_2  
D6  
VCCO_2  
INPUT  
GND  
U
V
W
Y
GCLK13  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
L19P_2  
D7  
VCCO_3  
VCCAUX  
GND  
L09N_2  
L33P_3  
L35P_3  
L35N_3  
L04P_2  
L07P_2  
L12P_2  
VREF_2  
GCLK12  
I/O  
L03P_2  
DOUT  
BUSY  
I/O  
L36N_3  
VREF_3  
I/O  
L33N_3  
I/O  
L36P_3  
I/O  
L04N_2  
I/O  
L06N_2  
I/O  
L09P_2  
I/O  
L12N_2  
INPUT  
L15P_2  
VCCAUX  
INPUT  
I/O  
I/O  
L37P_3  
I/O  
L37N_3  
INPUT  
L02P_2  
INPUT  
L05N_2  
I/O  
L06P_2  
INPUT INPUT  
L03N_2  
MOSI  
GND  
I/O  
I/O  
L15N_2  
L18P_2  
CSI_B  
I/O  
INPUT  
L18N_2  
VREF_2  
A
A
I/O  
L38N_3  
I/O  
L38P_3  
INPUT  
L02N_2  
INPUT  
L05P_2  
I/O  
L11P_2  
VCCO_2  
VCCO_2  
GND  
I/O  
L01P_2  
CSO_B  
I/O  
A
B
I/O  
VREF_2  
INPUT INPUT  
I/O  
L11N_2  
I/O  
L14N_2  
I/O  
L14P_2  
I/O  
D5  
GND  
INPUT  
I/O  
L01N_2  
L08P_2  
L08N_2  
INIT_B  
Bank 2  
DS312_10_101905  
Figure 88: FG484 Package Footprint (top view)  
DS312 (v4.2) December 14, 2018  
www.xilinx.com  
Product Specification  
224  
 复制成功!