欢迎访问ic37.com |
会员登录 免费注册
发布采购

XC3S100E-4VQG100CS1 参数 Datasheet PDF下载

XC3S100E-4VQG100CS1图片预览
型号: XC3S100E-4VQG100CS1
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 572MHz, 2160-Cell, CMOS, PQFP100,]
分类和应用: 时钟可编程逻辑
文件页数/大小: 227 页 / 6528 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第218页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第219页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第220页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第221页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第223页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第224页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第225页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第226页  
Spartan-3E FPGA Family: Pinout Descriptions  
Table 153: FG484 Package Pinout (Cont’d)  
Table 153: FG484 Package Pinout (Cont’d)  
XC3S1600E  
Pin Name  
FG484  
Ball  
XC3S1600E  
Pin Name  
FG484  
Ball  
Bank  
Type  
Bank  
Type  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
E10  
E13  
F6  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
AB1  
AB12  
AB22  
AA21  
B1  
GND  
GND  
GND  
GND  
GND  
GND  
GND  
F17  
G2  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
DONE  
CONFIG  
CONFIG  
JTAG  
PROG_B  
TCK  
G21  
J4  
E17  
B2  
TDI  
JTAG  
J9  
TDO  
B20  
D19  
D12  
E5  
JTAG  
J12  
J14  
J19  
K10  
K12  
L2  
TMS  
JTAG  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCAUX  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
VCCINT  
E18  
K14  
L4  
L6  
M19  
N9  
L9  
L13  
M10  
M14  
M17  
M21  
N11  
N13  
P4  
V5  
V18  
W11  
J10  
K9  
K11  
K13  
L10  
L11  
L12  
L14  
M9  
P9  
P11  
P14  
P19  
T2  
M11  
M12  
M13  
N10  
N12  
N14  
P13  
T21  
U6  
U17  
V10  
V13  
Y3  
Y20  
AA7  
AA16  
User I/Os by Bank  
Table 154 indicates how the 304 available user-I/O pins are  
distributed between the four I/O banks on the FG484  
package.  
DS312 (v4.2) December 14, 2018  
www.xilinx.com  
Product Specification  
222  
 复制成功!