欢迎访问ic37.com |
会员登录 免费注册
发布采购

XC3S100E-4VQG100CS1 参数 Datasheet PDF下载

XC3S100E-4VQG100CS1图片预览
型号: XC3S100E-4VQG100CS1
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 572MHz, 2160-Cell, CMOS, PQFP100,]
分类和应用: 时钟可编程逻辑
文件页数/大小: 227 页 / 6528 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第100页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第101页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第102页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第103页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第105页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第106页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第107页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第108页  
Spartan-3E FPGA Family: Functional Description  
Set PROG_B Low  
after Power-On  
Power-On  
VCCINT >1V  
and VCCAUX > 2V  
No  
and VCCO Bank 2 > 1V  
Yes  
Yes  
Clear configuration  
PROG_B = Low  
No  
memory  
No  
INIT_ B = High?  
Yes  
M[2:0] and VS[2:0]  
pins are sampled on  
INIT_B rising edge  
Sample mode pins  
Load configuration  
data frames  
No  
INIT_B goes Low.  
Abort Start-Up  
CRC  
correct?  
Yes  
DONE pin goes High,  
signaling end of  
configuration  
Start-Up  
sequence  
User mode  
No  
Yes  
Reconfigure?  
DS312-2_58_051706  
Figure 66: General Configuration Process  
DS312 (v4.2) December 14, 2018  
www.xilinx.com  
Product Specification  
104  
 复制成功!