R
Pinout Descriptions
Table 12: TQ144 Package Pinout (Continued)
Bank
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2
2
2
XC3S100E Pin Name
VCCO_0
XC3S250E Pin Name
VCCO_0
TQ144 Pin
P121
P138
P98
Type
VCCO
VCCO_0
VCCO_0
VCCO
IO/A0
IO/A0
DUAL
IO/VREF_1
IO/VREF_1
P83
VREF
IO_L01N_1/A15
IO_L01P_1/A16
IO_L02N_1/A13
IO_L02P_1/A14
IO_L03N_1/A11
IO_L03P_1/A12
IO_L04N_1/A9/RHCLK1
IO_L04P_1/A10/RHCLK0
IO_L05N_1/A7/RHCLK3/TRDY1
IO_L05P_1/A8/RHCLK2
IO_L06N_1/A5/RHCLK5
IO_L06P_1/A6/RHCLK4/IRDY1
IO_L07N_1/A3/RHCLK7
IO_L07P_1/A4/RHCLK6
IO_L08N_1/A1
IO_L08P_1/A2
IO_L09N_1/LDC0
IO_L09P_1/HDC
IO_L10N_1/LDC2
IO_L10P_1/LDC1
IP
IO_L01N_1/A15
IO_L01P_1/A16
IO_L02N_1/A13
IO_L02P_1/A14
IO_L03N_1/A11
IO_L03P_1/A12
IO_L04N_1/A9/RHCLK1
IO_L04P_1/A10/RHCLK0
IO_L05N_1/A7/RHCLK3
IO_L05P_1/A8/RHCLK2
IO_L06N_1/A5/RHCLK5
IO_L06P_1/A6/RHCLK4
IO_L07N_1/A3/RHCLK7
IO_L07P_1/A4/RHCLK6
IO_L08N_1/A1
IO_L08P_1/A2
IO_L09N_1/LDC0
IO_L09P_1/HDC
IO_L10N_1/LDC2
IO_L10P_1/LDC1
IP
P75
DUAL
P74
DUAL
P77
DUAL
P76
DUAL
P82
DUAL
P81
DUAL
P86
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
RHCLK/DUAL
DUAL
P85
P88
P87
P92
P91
P94
P93
P97
P96
DUAL
P104
P103
P106
P105
P78
DUAL
DUAL
DUAL
DUAL
INPUT
IP
IP
P84
INPUT
IP
IP
P89
INPUT
IP
IP
P101
P107
P95
INPUT
IP
IP
INPUT
IP/VREF_1
IP/VREF_1
VREF
VCCO_1
VCCO_1
P79
VCCO
VCCO_1
VCCO_1
P100
P52
VCCO
IO/D5
IO/D5
DUAL
IO/M1
IO/M1
P60
DUAL
IP/VREF_2
IO/VREF_2
P66
100E: VREF(INPUT)
250E: VREF(I/O)
DS312-4 (v1.1) March 21, 2005
www.xilinx.com
15
Advance Product Specification
XILINX [ XILINX, INC ]
