R
Virtex-II Platform FPGAs: Pinout Information
Table 8: FG676/FGG676 BGA — XC2V1500, XC2V2000, and XC2V3000
Bank
Pin Description
IO_L21P_7/VREF_7
IO_L21N_7
Pin Number No Connect in XC2V1500 No Connect in XC2V2000
7
7
7
7
7
7
7
7
7
7
7
7
7
7
F3
F2
H6
H7
E1
E2
D1
D2
C1
C2
E3
E4
G5
F4
IO_L19P_7
IO_L19N_7
IO_L06P_7
IO_L06N_7
IO_L04P_7
IO_L04N_7
IO_L03P_7/VREF_7
IO_L03N_7
IO_L02P_7/VRN_7
IO_L02N_7/VRP_7
IO_L01P_7
IO_L01N_7
0
0
0
0
0
0
0
1
1
1
1
1
1
1
2
2
2
2
2
2
2
3
VCCO_0
VCCO_0
VCCO_0
VCCO_0
VCCO_0
VCCO_0
VCCO_0
VCCO_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
VCCO_2
VCCO_2
VCCO_2
VCCO_2
VCCO_2
VCCO_2
VCCO_2
VCCO_3
J13
J12
J11
H10
H9
B10
B7
B17
J16
J15
J14
H18
H17
B20
N18
M18
L18
K25
K19
J19
G25
Y25
DS031-4 (v3.5) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
47
XILINX [ XILINX, INC ]
