R
Virtex-II Platform FPGAs: Pinout Information
Table 8: FG676/FGG676 BGA — XC2V1500, XC2V2000, and XC2V3000
Bank
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
Pin Description
IO_L70N_5
Pin Number No Connect in XC2V1500 No Connect in XC2V2000
W11
Y10
IO_L70P_5
IO_L69N_5/VREF_5
IO_L69P_5
Y11
AA11
AF9
IO_L67N_5
IO_L67P_5
AF8
IO_L54N_5
AE9
IO_L54P_5
AD9
AB10
AA10
AD10
AC10
AE8
IO_L52N_5
IO_L52P_5
IO_L51N_5/VREF_5
IO_L51P_5
IO_L49N_5
IO_L49P_5
AF7
IO_L28N_5
AD8
AC8
AB9
AC9
AA9
Y9
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
IO_L28P_5
IO_L27N_5/VREF_5
IO_L27P_5
IO_L25N_5
IO_L25P_5
IO_L24N_5
AF6
AE6
AB8
AA8
AC7
AD7
AF5
AE5
AF4
AE4
AF3
AE3
Y8
IO_L24P_5
IO_L22N_5
IO_L22P_5
IO_L21N_5/VREF_5
IO_L21P_5
IO_L19N_5
IO_L19P_5
IO_L06N_5
IO_L06P_5
IO_L05N_5/VRP_5
IO_L05P_5/VRN_5
IO_L04N_5
IO_L04P_5/VREF_5
IO_L03N_5/D4/ALT_VRP_5
IO_L03P_5/D5/ALT_VRN_5
IO_L02N_5/D6
Y7
AB7
AA7
AD6
DS031-4 (v3.5) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
43
XILINX [ XILINX, INC ]
