R
Virtex-II Platform FPGAs: Pinout Information
Table 8: FG676/FGG676 BGA — XC2V1500, XC2V2000, and XC2V3000
Bank
Pin Description
IO_L02P_5/D7
Pin Number No Connect in XC2V1500 No Connect in XC2V2000
5
5
5
AC6
AB6
AC5
IO_L01N_5/RDWR_B
IO_L01P_5/CS_B
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
6
IO_L01P_6
IO_L01N_6
AF2
AE1
AB4
AB3
AD2
AD1
AC2
AC1
AB2
AB1
AA4
AA3
Y6
IO_L02P_6/VRN_6
IO_L02N_6/VRP_6
IO_L03P_6
IO_L03N_6/VREF_6
IO_L04P_6
IO_L04N_6
IO_L06P_6
IO_L06N_6
IO_L19P_6
IO_L19N_6
IO_L21P_6
IO_L21N_6/VREF_6
IO_L22P_6
Y5
W6
IO_L22N_6
W7
IO_L24P_6
AA2
AA1
IO_L24N_6
IO_L25P_6
Y4
Y3
W5
W4
W2
W3
Y1
W1
V6
V7
V5
V4
V3
V2
V1
NC
NC
NC
NC
IO_L25N_6
IO_L43P_6
IO_L43N_6
IO_L45P_6
IO_L45N_6/VREF_6
IO_L46P_6
IO_L46N_6
IO_L48P_6
IO_L48N_6
IO_L49P_6
IO_L49N_6
IO_L51P_6
IO_L51N_6/VREF_6
IO_L52P_6
DS031-4 (v3.5) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
44
XILINX [ XILINX, INC ]
