R
Virtex-II Platform FPGAs: Pinout Information
Table 7: FG456/FGG456 BGA — XC2V250, XC2V500, and XC2V1000
Bank
2
Pin Description
IO_L45N_2
Pin Number
H19
H20
H21
H22
J17
No Connect in XC2V250
No Connect in XC2V500
2
IO_L45P_2/VREF_2
IO_L46N_2
2
2
IO_L46P_2
2
IO_L48N_2
2
IO_L48P_2
J18
2
IO_L49N_2
J19
NC
NC
NC
NC
NC
NC
NC
NC
2
IO_L49P_2
J20
2
IO_L51N_2
J21
2
IO_L51P_2/VREF_2
IO_L52N_2
J22
2
K17
K18
K19
K20
K21
K22
L17
2
IO_L52P_2
2
IO_L54N_2
2
IO_L54P_2
2
IO_L91N_2
2
IO_L91P_2
2
IO_L93N_2
2
IO_L93P_2/VREF_2
IO_L94N_2
L18
2
L19
2
IO_L94P_2
L20
2
IO_L96N_2
L21
2
IO_L96P_2
L22
3
3
3
3
3
3
3
3
3
3
3
IO_L96N_3
IO_L96P_3
M21
M20
M19
M18
M17
N17
N22
N21
N20
N19
N18
IO_L94N_3
IO_L94P_3
IO_L93N_3/VREF_3
IO_L93P_3
IO_L91N_3
IO_L91P_3
IO_L54N_3
NC
NC
NC
IO_L54P_3
IO_L52N_3
DS031-4 (v3.5) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
22
XILINX [ XILINX, INC ]
