TMS320F28027, TMS320F28027-Q1, TMS320F28027F, TMS320F28027F-Q1, TMS320F28026
TMS320F28026-Q1, TMS320F28026F, TMS320F28026F-Q1, TMS320F28023
TMS320F28023-Q1, TMS320F28022, TMS320F28021, TMS320F28020, TMS320F280200
ZHCSA13P –NOVEMBER 2008 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z
说明
PT
引脚编号
DA
引脚编号
名称(1)
ADCINB4
COMP2B
AIO12
I
ADC 组B，通道4 输入
16
15
14
13
25
-
I
比较器输入2B（只在48 引脚器件内可用）
数字AIO 12
I/O
ADCINB3
ADCINB2
COMP1B
AIO10
I
ADC 组B，通道3 输入
ADC 组B，通道2 输入
比较器输入1B
I
I
24
-
I/O
I
数字AIO 10
ADCINB1
ADC 组B，通道1 输入
CPU 和I/O 电源
VDDA
11
12
22
23
模拟电源引脚。在此引脚附近连接一个2.2μF 电容器（典型值）。
模拟接地引脚
VSSA
VREFLO
I
ADC 外部基准低（始终接地）
32
43
1
CPU 和逻辑数字电源引脚。使用内部VREG 时，在每个VDD 引脚和接地之间放置
一个1.2µF 电容器。可使用值较高的电容器。
VDD
11
数字I/O 缓冲器和闪存电源引脚。启用VREG 时使用单电源。在此引脚上放置一个
去耦电容器。确切值应由系统电压调节解决方案决定。
VDDIO
35
4
33
44
2
VSS
数字接地引脚
12
稳压器控制信号
具有内部下拉电阻的内部稳压器(VREG) 使能。直接连接到VSS（低）以启用内部
1.8V VREG。直接连接到VDDIO（高）以禁用VREG 并使用外部1.8V 电源。
VREGENZ
34
29
28
37
38
39
3
37
36
5
I
GPIO 和外设信号(2)
GPIO0
I/O/Z
通用输入/输出0
EPWM1A
O
增强型PWM1 输出A 和HRPWM 通道
-
-
-
-
-
I/O/Z
O
-
GPIO1
通用输入/输出1
EPWM1B
增强型PWM1 输出B
-
-
COMP1OUT
O
比较器1 的直接输出
GPIO2
I/O/Z
O
通用输入/输出2
EPWM2A
增强型PWM2 输出A 和HRPWM 通道
-
-
-
-
GPIO3
I/O/Z
O
通用输入/输出3
EPWM2B
增强型PWM2 输出B
6
-
-
COMP2OUT
O
I/O/Z
O
比较器2 的直接输出（只在48 引脚器件内可用）
GPIO4
通用输入/输出4
EPWM3A
增强型PWM3 输出A 和HRPWM 通道
7
-
-
-
-
Copyright © 2022 Texas Instruments Incorporated
12
Submit Document Feedback
Product Folder Links: TMS320F28027 TMS320F28027-Q1 TMS320F28027F TMS320F28027F-Q1
TMS320F28026 TMS320F28026-Q1 TMS320F28026F TMS320F28026F-Q1 TMS320F28023 TMS320F28023-
Q1 TMS320F28022 TMS320F28021 TMS320F28020 TMS320F280200
TI [ TEXAS INSTRUMENTS ]
