TMS320F28027, TMS320F28027-Q1, TMS320F28027F, TMS320F28027F-Q1, TMS320F28026
TMS320F28026-Q1, TMS320F28026F, TMS320F28026F-Q1, TMS320F28023
TMS320F28023-Q1, TMS320F28022, TMS320F28021, TMS320F28020, TMS320F280200
ZHCSA13P –NOVEMBER 2008 –REVISED FEBRUARY 2021
www.ti.com.cn
7.2 信号说明
节7.2.1 对这些信号进行了说明。除JTAG 引脚以外，除非另有说明，否则GPIO 功能是复位时的默认功能。它们
下面列出的外设信号是供替换的功能。有些外设功能并不在所有器件上提供。有关详细信息，请参阅表6-1。输入
不可承受 5V 电压。所有 GPIO 引脚为 I/O/Z 且有一个内部上拉电阻，在每个引脚上可选择性启用/禁用此电阻。
这一特性只适用于 GPIO 引脚。复位时不启用 PWM 引脚上的上拉电阻。复位后启用其他 GPIO 引脚上的上拉电
阻。AIO 引脚没有内部上拉电阻。
备注
使用片上 VREG 时，GPIO19、GPIO34、GPIO35、GPIO36、GPIO37 和 GPIO38 引脚在上电期间可
能有毛刺。这种潜在的毛刺将在读取引导模式引脚之前结束，不会影响引导行为。如果应用不能接受毛
刺，可从外部提供 1.8V 电源。或者添加一个与这些引脚串联的限流电阻（例如 470Ω），可考虑使用
外部驱动器限制降级到引脚和/或外部电路的可能性。当使用外部 1.8V 电源时，无需电源时序。然而，
如果 I/O 引脚的电平转换输出缓冲器中的 3.3V 晶体管在 1.8V 晶体管之前上电，输出缓冲器有可能打
开，这会导致上电期间引脚上出现毛刺。为了避免这种情况，VDD 引脚应早于VDDIO 引脚或与之同时上
电，确保VDD 引脚在VDDIO 引脚达到0.7V 之前达到0.7V。
7.2.1 信号说明
终端
I/O/Z
说明
PT
引脚编号
DA
引脚编号
名称(1)
JTAG
具有内部下拉电阻的JTAG 测试复位。驱动为高电平时，TRST 交由扫描系统控制
器件的运行。如果此信号未连接或驱动为低电平，则器件将在功能模式下工作，测
试复位信号将被忽略。
TRST
2
16
I
注意： TRST 是高电平有效的测试引脚，在器件正常工作期间必须始终保持低电
平。此引脚上需要一个外部上拉电阻。此电阻的值应该基于设计适用的调试器Pod
的驱动强度。一个2.2kΩ 电阻器一般可提供足够的保护。由于这是特定于应用的，
所以TI 建议验证每个目标板是否能正常运行调试器和应用。(↓)
TCK
TMS
I
I
参阅GPIO38
参阅GPIO38。带有内部上拉电阻的JTAG 测试时钟(↑)
参阅GPIO36。带有内部上拉电阻的JTAG 测试模式选择(TMS)。此串行控制输入
在TCK 上升沿输入到TAP 控制器。(↑)
参阅GPIO36
参阅GPIO35
参阅GPIO35。带有内部上拉电阻的JTAG 测试数据输入(TDI)。TDI 在TCK 的上
升沿输入到选择的寄存器（指令或数据）。(↑)
TDI
I
参阅GPIO37。JTAG 扫描输出，测试数据输出(TDO)。所选寄存器（指令或数据）
的内容在TCK 下降沿从TDO 移出。
TDO
O/Z
参阅GPIO37
（8mA 驱动）
闪存
TEST
30
38
I/O
测试引脚。为TI 预留。必须保持未连接状态。
Copyright © 2022 Texas Instruments Incorporated
10
Submit Document Feedback
Product Folder Links: TMS320F28027 TMS320F28027-Q1 TMS320F28027F TMS320F28027F-Q1
TMS320F28026 TMS320F28026-Q1 TMS320F28026F TMS320F28026F-Q1 TMS320F28023 TMS320F28023-
Q1 TMS320F28022 TMS320F28021 TMS320F28020 TMS320F280200
TI [ TEXAS INSTRUMENTS ]
