TM2SN64EPU 2097152 BY 64-BIT
TM4SN64EPU 4194304 BY 64-BIT
SYNCHRONOUS DYNAMIC RAM MODULES
SMMS681 – AUGUST 1997
functional block diagram for the TM4SN64EPU
S1
S0
V
U[0:7], UB[0:7]
Two 0.1 µF
DD
(minimum) per
SDRAM
CS
CS
CS
CS
V
U[0:7], UB[0:7]
SS
U0
UB0
U4
UB4
R = 10 Ω
Rc = 10 Ω
DQMB0
DQ[0:7]
DQM
DQM
DQMB4
DQM
DQM
R
R
8
8
DQ[0:7]
DQ[0:7]
DQ[32:39]
DQ[0:7]
DQ[0:7]
V
DD
CS
CS
CS
CS
10 K
CKE1
CKE0
CKE: UB[0:7]
CKE: U[0:7]
U1
UB1
U5
UB5
DQMB1
DQM
DQM
DQMB5
DQM
DQM
R
R
8
8
RAS
CAS
RAS: U[0:7], UB[0:7]
CAS: U[0:7], UB[0:7]
DQ[8:15]
DQ[0:7]
DQ[0:7]
DQ[40:47]
DQ[0:7]
DQ[0:7]
WE
WE: U[0:7], UB[0:7]
A[0:11]
A[0:11]: U[0:7], UB[0:7]
R
C
S3
S2
CK: U0, U4
CK: U1, U5
R
R
R
CK0
CK1
C
C
C
CS
CS
CS
CS
CK: UB0, UB4
CK: UB1, UB5
U2
UB2
U6
UB6
R
R
R
R
C
C
C
C
CK: U2, U6
CK: U3, U7
DQMB2
DQM
DQM
DQMB6
DQM
DQM
CK2
CK3
R
R
8
8
DQ[16:23]
DQ[0:7]
DQ[0:7]
DQ[48:55]
DQ[0:7]
DQ[0:7]
CK: UB2, UB6
CK: UB3, UB7
CS
CS
CS
CS
U3
U7
UB3
UB7
SPD EEPROM
DQMB3
DQM
DQMB7
DQM
DQM
DQM
SCL
SDA
R
R
8
8
DQ[24:31]
DQ[0:7]
DQ[56:63]
DQ[0:7]
DQ[0:7]
DQ[0:7]
A0
A1
A2
SA0 SA1 SA2
5
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251–1443
TI [ TEXAS INSTRUMENTS ]
