SII0680ACLU144 参数 Datasheet PDF下载

SiI0680A PCI to IDE/ATA

Data Sheet

Silicon Image, Inc.

9.1.38 IDE1 UDMA Timing

Address Offset: BC_H

Access Type: Read/Write

Reset Value: 0x4009_4009

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00

Device 1 Cycle Time

Count

Device 0 Cycle Time

Count

This register defines the UDMA timing register for IDE Channel #1 in the SiI 0680A. The register bits are also mapped to

Base Address 5, Offset EC_H. See Section 9.7.50 for bit definitions.

SiI-DS-0069-C

专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

网站导航 Datasheet资料库电子术语电子百科

服务中心 常见问题委托交易会员服务

关于我们 公司简介联系我们免责申明

产品索引：A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9