欢迎访问ic37.com |
会员登录 免费注册
发布采购

C8051F363 参数 Datasheet PDF下载

C8051F363图片预览
型号: C8051F363
PDF下载: 下载PDF文件 查看货源
内容描述: 混合信号ISP功能的Flash MCU系列 [Mixed Signal ISP Flash MCU Family]
分类和应用:
文件页数/大小: 288 页 / 2659 K
品牌: SILICON [ SILICON ]
 浏览型号C8051F363的Datasheet PDF文件第120页浏览型号C8051F363的Datasheet PDF文件第121页浏览型号C8051F363的Datasheet PDF文件第122页浏览型号C8051F363的Datasheet PDF文件第123页浏览型号C8051F363的Datasheet PDF文件第125页浏览型号C8051F363的Datasheet PDF文件第126页浏览型号C8051F363的Datasheet PDF文件第127页浏览型号C8051F363的Datasheet PDF文件第128页  
C8051F360/1/2/3/4/5/6/7/8/9  
SFR Definition 11.4. MAC0AL: MAC0 A Low Byte  
SFR Page:  
0
SFR Address: 0xA4  
R
R
R
R
R
R
R
R
Reset Value  
00000000  
Bit7  
Bit6  
Bit5  
Bit4  
Bit3  
Bit2  
Bit1  
Bit0  
Bits 70: Low Byte (bits 70) of MAC0 A Register.  
SFR Definition 11.5. MAC0BH: MAC0 B High Byte  
SFR Page:  
0
SFR Address: 0xF2  
R
R
R
R
R
R
R
R
Reset Value  
00000000  
Bit7  
Bit6  
Bit5  
Bit4  
Bit3  
Bit2  
Bit1  
Bit0  
Bits 70: High Byte (bits 158) of MAC0 B Register.  
SFR Definition 11.6. MAC0BL: MAC0 B Low Byte  
SFR Page:  
0
SFR Address: 0xF1  
R
R
R
R
R
R
R
R
Reset Value  
00000000  
Bit7  
Bit6  
Bit5  
Bit4  
Bit3  
Bit2  
Bit1  
Bit0  
Bits 70: Low Byte (bits 70) of MAC0 B Register.  
A write to this register initiates a Multiply or Multiply and Accumulate operation.  
Note:The contents of this register should not be changed by software during the first MAC0 pipeline stage.  
124  
Rev. 1.0