Appendix
2. Arithmetic Instructions
Addressing Mode and
Instruction Length (bytes)
No. of
States*1
Condition Code
Mnemonic
Operation
I
H
N
Z
V
C
ADD.B #xx:8, Rd
ADD.B Rs, Rd
B
B
2
4
6
Rd8+#xx:8 → Rd8
Rd8+Rs8 → Rd8
—
—
2
2
4
2
6
ADD
2
2
ADD.W #xx:16, Rd
ADD.W Rs, Rd
W
W
L
Rd16+#xx:16 → Rd16
Rd16+Rs16 → Rd16
— (1)
— (1)
— (2)
ADD.L #xx:32, ERd
ERd32+#xx:32 →
ERd32
ADD.L ERs, ERd
L
2
ERd32+ERs32 →
— (2)
2
ERd32
ADDX.B #xx:8, Rd
ADDX.B Rs, Rd
ADDS.L #1, ERd
ADDS.L #2, ERd
ADDS.L #4, ERd
INC.B Rd
B
B
L
2
Rd8+#xx:8 +C → Rd8
Rd8+Rs8 +C → Rd8
ERd32+1 → ERd32
ERd32+2 → ERd32
ERd32+4 → ERd32
Rd8+1 → Rd8
—
—
(3)
(3)
—
—
—
2
2
ADDX
ADDS
2
2
2
2
2
2
2
2
2
2
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
*
—
—
—
—
—
—
—
—
—
—
—
—
—
—
2
2
2
2
2
2
2
2
2
L
L
B
W
W
L
INC
INC.W #1, Rd
INC.W #2, Rd
INC.L #1, ERd
INC.L #2, ERd
DAA Rd
Rd16+1 → Rd16
Rd16+2 → Rd16
ERd32+1 → ERd32
ERd32+2 → ERd32
L
B
Rd8 decimal adjust
*
DAA
SUB
→ Rd8
SUB.B Rs, Rd
B
W
W
L
2
2
2
Rd8–Rs8 → Rd8
—
2
4
2
6
2
2
2
2
2
2
2
2
2
SUB.W #xx:16, Rd
SUB.W Rs, Rd
SUB.L #xx:32, ERd
SUB.L ERs, ERd
SUBX.B #xx:8, Rd
SUBX.B Rs, Rd
SUBS.L #1, ERd
SUBS.L #2, ERd
SUBS.L #4, ERd
DEC.B Rd
4
6
2
Rd16–#xx:16 → Rd16
Rd16–Rs16 → Rd16
— (1)
— (1)
ERd32–#xx:32 → ERd32 — (2)
ERd32–ERs32 → ERd32 — (2)
L
SUBX
SUBS
B
B
L
Rd8–#xx:8–C → Rd8
Rd8–Rs8–C → Rd8
ERd32–1 → ERd32
ERd32–2 → ERd32
ERd32–4 → ERd32
Rd8–1 → Rd8
—
—
—
—
—
—
—
—
(3)
(3)
—
—
—
2
2
2
2
2
2
2
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
L
L
DEC
B
W
W
DEC.W #1, Rd
DEC.W #2, Rd
Rd16–1 → Rd16
Rd16–2 → Rd16
Rev. 3.00 Sep. 10, 2007 Page 463 of 528
REJ09B0216-0300