Table 10.13 Relationship between Bus Width, AMX Bits, and Address Multiplex Output
Setting
External Address Pins
Bus
Memory AMX AMX AMX AMX Output
A1 to
A8
Width Type
3
2
1
0
Timing
A9
A10 A11 A12 A13 A14 A15 A16
4
4
4
*
*
*
32 bits 4M ×
1
1
0
1
Column A1 to A9
address A8
A10 A11 L/H 3 A13 A23 A24 A25
16bits ×
4banks
1
2
2
2
2
1
2
*
4
*
*
Row
address A17
A10 toA18 A19 A20 A21 A22 A23 A24 A25
4
4
*
*
*
2M ×
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
0
1
0
1
1
0
1
Column A1 to A9
address A8
A10 A11 L/H 3 A13 A23 A24
16bits ×
*
4banks
4
4
*
*
*
Row
A10 toA18 A19 A20 A21 A22 A23 A24
address A17
4
4
*
*
1M ×
16bits ×
Column A1 to A9
address A8
A10 A11 L/H 3 A13 A22 A23
*
4banks
4
4
*
*
*
Row
A9 to A17 A18 A19 A20 A21 A22 A23
address A16
4
4
*
*
2M ×
8bits ×
4banks
Column A1 to A9
address A8
A10 A11 L/H 3 A13 A23 A24
*
4
4
*
*
Row
A10 toA18 A19 A20 A21 A22 A23 A24
address A17
3
4
*
*
*
512k ×
Column A1 to A9
address A8
A10 A11 L/H A21 A22 4 A15
32bits ×
4banks
*
4
*
*
Row
A9 to A17 A18 A19 A20 A21 A22 4 A23
address A16
4
4
*
*
16 bits 8M ×
16bits ×
Column A1 to A9
address A8
A10 L/H 3 A12 A23 A24 A25
*
*
4banks
4
4
*
*
*
Row
address A18
A11 toA19 A20 A21 A22 A23 A24 A25
4
4
*
*
4M ×
Column A1 to A9
address A8
A10 L/H 3 A12 A22 A23 A24
16bits ×
*
4banks
4
4
*
*
Row
A10 toA18 A19 A20 A21 A22 A23 A24
address A17
Rev. 5.00, 09/03, page 279 of 760
RENESAS [ RENESAS TECHNOLOGY CORP ]
